Electrónica digital

Puertas Digitales. Memorias RAM (Random Access Memory). EPROM (Electrically Programmable Read Only Memory). Mapa de memoria. DUART (Dual Universal Asynchronous Receiver Transmitter)

  • Enviado por: Jose Ramón Ruiz Rodriguez
  • Idioma: castellano
  • País: España España
  • 9 páginas
publicidad

SISTEMAS ELECTRÓNICOS DIGITALES

1 de Febrero de 1999

EXAMEN FINAL

CUESTIONES: (4 PUNTOS)

Enuncia y describe los procesos de excepción causados por la activación de la línea /BERR. Se recomienda la utilización de diagramas de flujo. (1 punto)

Describe el funcionamiento en modo receptor de la DUART. (1 punto)

Describe mostrando la secuencia temporal, el proceso de lectura con protocolo de la VIA. (1 punto)

Enuncia las distintas formas de terminación de ciclo en función de las líneas, /DTACK, /BERR, /HALT y /VPA. (1 punto)

PROBLEMA: (6 PUNTOS)

Se desea diseñar un sistema electrónico digital con los siguientes componentes:

Un microprocesador MC68000 a 8 MHz.

128 Kbytes de memoria EPROM. Ubicados a partir de la dirección 0 de memoria.

128 Kbytes de memoria RAM, al final del mapa de memoria.

Dos VIA 6522, con niveles de interrupción 3 y 4 respectivamente.

Una DUART 68681, con nivel de interrupción 5.

Un convertidor A/D ADC0808, a continuación de la DUART, con nivel de interrupción 1, y un convertidor D/A DAC0800.

Un pulsador que genera una señal de interrupción de nivel 6 (ABORT).

El sistema no necesita de ampliaciones ya que es un sistema definitivo y para realizarlo contamos con los integrados que se muestran en las hojas adjuntadas a este enunciado. Se desea diseñar todo el sistema de manera que la implementación resulte lo más eficiente posible.

Para ello tenemos que realizar los siguientes pasos:

Definición del mapa de memoria, indicando que dispositivos responden con /DTACK y cuales con /VPA y las razones. (0.5 puntos)

Diseño del circuito de generación de error de bus, explicando el criterio seguido. (0.5 puntos)

Conexión de las memorias RAM y EPROM. (1 punto)

Verificación temporal en lectura y escritura de las memorias RAM y EPROM. Diseño del circuito de generación de estados de espera si fuese necesario. (1 punto)

Conexión de los convertidores A/D y D/A al microprocesador. (1 punto)

Conexión de una de las VIAs al microprocesador. (1 punto)

Diseño total del circuito de petición y reconocimiento de interrupción de todo el sistema, así como la ecuación resultante de las señales /VPA y /DTACK. (1 punto)

Esta es la puntuación del ejercicio propuesto lo que no indica que se tenga que hacer en este orden ni que se pueda hacer en conjunto. Se recomienda hacer uso de ecuaciones antes de poner los esquemáticos de los circuitos y realizar todos los comentarios necesarios para la correcta interpretación de la resolución.

SOLUCIÓN:

APARTADO 1:

La definición del mapa de memoria del sistema global, la tenemos que hacer de forma que a la hora de la decodificación consumamos los menos recursos posibles. Esto quiere decir que debemos incidir lo más que podamos en la parcialidad de esta decodificación.

El bloque mínimo vendrá marcado por la memoria. Disponemos de circuitos integrados de 32k x 8 con lo que dada la estructura del 68000 el bloque será de 64kbytes (32k para posiciones pares y 32k para impares). La forma más eficiente de realizar este mapa de memoria será la siguiente.

Electrónica digital

Los dispositivos que responden con /DTACK son los dispositivos de memoria o los que se direccionan como tales, siempre y cuando el tiempo de acceso de los mismos nos lo aconseje.

Es obvio que las EPROM y RAM deben de contestar con /DTACK, así como las VIAs deben contestar con /VPA al tratarse de dispositivos de la familia del 6800. Los convertidores son los que plantean dudas: El convertidor D/A al conectarse a través de un latch o un registro, no es problemático con respecto al tiempo de acceso con lo cual se debe conectar con /DTACK, mientras que el convertidor A/D puede plantear problemas temporales al ser su tiempo de acceso elevado. Si se conecta contestando con /DTACK deberá realizarse el estudio temporal para introducir los estados de espera necesarios, aunque si optamos por conectarlo con /VPA no existirán esos problemas temporales.

APARTADO 2.

Electrónica digital

En la figura se muestra el circuito generador de error de bus. Esta señal se producirá cuando hayan transcurrido entre 30 y 40 ciclos de reloj con /AS a nivel bajo. Quiere decir esto que nuestro criterio exigirá la activación de /DTACK o /VPA en un tiempo menor que el fijado.

APARTADO 3.

A continuación se muestra una propuesta de implementación de la memoria RAM y EPROM que resulta más eficiente en cuanto a elementos utilizados.

Memoria EPROM (Primer bloque)