Introducción de los pentium

El 19 de octubre de 1992, Intel anunció que la quinta generación de su línea de procesadores compatibles (cuyo código interno era el P5) llevaría el nombre Pentium en vez de 586 u 80586, como todo el mundo estaba esperando. Esta fue una estrategia de Intel para poder registrar la marca y así poder diferir el nombre de sus procesadores del de sus competidores (AMD y Cyrix principalmente).

Este microprocesador se presentó el 22 de marzo de 1993 con velocidades iniciales de 60 y 66 MHz (112 millones de instrucciones por segundo en el último caso), 3.100.000 transistores (fabricado con el proceso BICMOS (Bipolar-CMOS) de 0,8 micrones), caché interno de 8 KB para datos y 8 KB para instrucciones, verificación interna de paridad para asegurar la ejecución correcta de las instrucciones, una unidad de punto flotante mejorada, bus de datos de 64 bit para una comunicación más rápida con la memoria externa y, lo más importante, permite la ejecución de dos instrucciones simultáneamente. El chip se empaqueta en formato PGA (Pin Grid Array) de 273 pines.

Como el Pentium sigue el modelo del procesador 386/486 y añade unas pocas instrucciones adicionales pero ningún registro programable, ha sido denominado un diseño del tipo 486+. Esto no quiere decir que no hay características nuevas o mejoras que aumenten la potencia. La mejora más significativa sobre el 486 ha ocurrido en la unidad de punto flotante. Hasta ese momento, Intel no había prestado mucha atención a la computación de punto flotante, que tradicionalmente había sido el bastión de las estaciones de ingeniería. Como resultado, los coprocesadores 80287 y 80387 y los coprocesadores integrados en la línea de CPUs 486 DX se han considerado anémicos cuando se les compara con los procesadores RISC (Reduced Instruction Set Computer), que equipan dichas estaciones.

Todo esto ha cambiado con el Pentium: la unidad de punto flotante es una prioridad para Intel, ya que debe competir en el mercado de Windows NT con los procesadores RISC tales como el chip Alpha 21064 de Digital Equipment Corporation y el MIPS R4000 de Silicon Graphics. Esto puede ayudar a explicar por qué el Pentium presenta un incremento de 5 veces en el rendimiento de punto flotante cuando se le compara con el diseño del 486. En contraste, Intel sólo pudo extraer un aumento del doble para operaciones de punto fijo o enteros.

El gran aumento de rendimiento tiene su contraparte en el consumo de energía: 13 watt bajo la operación normal y 16 watt a plena potencia (3,2 amperes x 5 volt = 16 watt), lo que hace que el chip se caliente demasiado y los fabricantes de tarjetas madres (motherboards) tengan que agregar complicados sistemas de refrigeración.

Teniendo esto en cuenta, Intel puso en el mercado el 7 de marzo de 1994 la segunda generación de procesadores Pentium. Se introdujo con las velocidades de 90 y 100 MHz con tecnología de 0,6 micrones y Posteriormente se agregaron las versiones de 120, 133, 150, 160 y 200 MHz con tecnología de 0,35 micrones. En todos los casos se redujo la tensión de alimentación a 3,3 volt. Esto redujo drásticamente el consumo de electricidad (y por ende el calor que genera el circuito integrado). De esta manera el chip más rápido (el de 200 MHz) consume lo mismo que el de 66 MHz. Estos integrados vienen con 296 pines. Además la cantidad de transistores subió a 3.300.000. Esto se debe a que se agregó circuitería adicional de control de clock, un controlador de interrupciones avanzado programable (APIC) y una interfaz para procesamiento dual (facilita el desarrollo de motherboards con dos Pentium).

En octubre de 1994, un matemático reportó en Internet que la Pentium tenía un error que se presentaba cuando se usaba la unidad de punto flotante para hacer divisiones (instrucción FDIV) con determinadas combinaciones de números. Por ejemplo:

962 306 957 033 / 11 010 046 = 87 402,6282027341 (respuesta correcta)
962 306 957 033 / 11 010 046 = 87 399,5805831329 (Pentium fallada)

El defecto se propagó rápidamente y al poco tiempo el problema era conocido por gente que ni siquiera tenía computadora. Este bug se arregló en las versiones D1 y posteriores de los Pentium 60/66 MHz y en las versiones B5 y posteriores de los Pentium 75/90/100 MHz. Los Pentium con velocidades más elevadas se fabricaron posteriormente y no posee este problema.

En enero de 1997 apareció una tercera generación de Pentium, que incorpora lo que Intel llama tecnología MMX (MultiMedia eXtensions) con lo que se agregan 57 instrucciones adicionales. Están disponibles en velocidades de 66/166 MHz, 66/200 MHz y 66/233 MHz (velocidad externa/interna). Las nuevas características incluyen una unidad MMX y el doble de caché. El Pentium MMX tiene 4.500.000 transistores con un proceso CMOS-silicio de 0,35 micrones mejorado que permite bajar la tensión a 2,8 volt. Externamente posee 321 pines.

Vías de acceso múltiples

Lo que comenzó con la técnica del 386/486 de tener vías de acceso múltiples para la ejecución de instrucciones, se ve refinado en el Pentium ya que tiene un diseño con doble vía de acceso. El objetivo de ésta es el de procesar múltiples instrucciones simultáneamente, en varios estados de ejecución, para obtener una velocidad de ejecución general de instrucciones de una instrucción por ciclo de reloj.

El resultado final de la estructura doble vía de acceso es un diseño superescalar que tiene la habilidad de ejecutar más de una instrucción en un ciclo de reloj dado. Los procesadores escalares, como la familia del 486, tienen sólo una vía de acceso.

Se puede pensar que el microprocesador moderno con vías de acceso doble es similar a una línea de producción que recibe en un extremo materias primas sin procesar y a medio procesar y que saca el producto terminado en el otro extremo. La línea de producción con vía de acceso doble del Pentium transforma la materia prima de información y de código de software en el producto terminado. El Pentium sigue el modelo de vía de acceso del 486, ejecutando instrucciones simples con enteros en un ciclo de reloj. Sin embargo es más exacto decir que aquellas instrucciones estaban en la etapa de ejecución de la vía de acceso durante un ciclo de reloj. Siempre se requieren ciclos adicionales de reloj para buscar, decodificar la instrucción y otros procesos vitales. La secuencia de funcionamiento de la vía de datos es como sigue: prebúsqueda, decodificación 1, decodificación 2, ejecución y retroescritura.

Esto es similar a una línea de producción que produce un artículo por minuto, pero que se demora varias horas para completar cada artículo individual, y siempre habrá una multitud de unidades en diferentes etapas del ensamblado. En el caso óptimo, las instrucciones estarían alineadas en la vía de acceso de forma que, en general, ésta ejecutará aproximadamente una instrucción por ciclo de reloj.

Los aspectos superescalares del Pentium dependen de su vía de acceso doble. Los procesadores superescalares permiten que se ejecute más de una instrucción por vez. El procesador tiene dos vías de acceso de enteros, una en forma de U y otra en forma de V y automáticamente aparea las instrucciones para incrementar la proporción de instrucciones por ciclo de reloj para que sea mayor que 1. Si el tener múltiples instrucciones pasando por dos vías suena como el equivalente de un tranque en el tráfico del microprocesador, eso no es así, porque hay reglas y restricciones que evitan las colisiones y los retrasos.

Por ejemplo, los conflictos principales que tienen que ver con generar y ejecutar más de una instrucción al mismo tiempo incluyen dependencias de información (de un par de instrucciones que se emiten al mismo tiempo, la información de salida de una se necesita como entrada de otra, como por ejemplo INC AX, INC AX), dependencias de recursos (es una situación en la que ambas instrucciones que fueron emitidas al mismo tiempo compiten por el mismo recurso del microprocesador, por ejemplo, un registro específico. Hay técnicas avanzadas que permiten disminuir estas dependencias pero el Pentium no las tiene) o saltos en el código (llamadas dependencias de procedimiento).

Si se detectara una dependencia, el procesador reconoce que las instrucciones deben fluir en orden y asegura que la primera instrucción termine su ejecución antes de generar la segunda instrucción. Por ejemplo, el Pentium envía la primera instrucción por la vía U y genera la segunda y tercera instrucciones juntas, y así sucesivamente.

Las dos vías no son equivalentes, o intercambiables. La vía U ejecuta instrucciones de enteros y de punto flotante, mientras que la vía V sólo puede ejecutar instrucciones simples con enteros y la instrucción de intercambio de contenido de registros de punto flotante.

El orden en que viajan las instrucciones por las vías dobles del Pentium nunca es distinto al orden de las instrucciones en el programa que se ejecuta. También tanto las instrucciones para la vía U como la V entran a cada etapa de la ruta en unísono. Si una instrucción en una vía termina una etapa antes de que la instrucción en la otra vía, la más adelantada espera por la otra antes de pasar a la próxima etapa.

Las instrucciones de punto flotante, comúnmente utilizadas en programas de matemática intensiva, pasan las vías de entero y son manipuladas desde la vía de punto flotante en la etapa de ejecución. En definitiva las vías de enteros y el de punto flotante operan independiente y simultáneamente.

Dependencias de procedimiento

Puede ocurrir un problema potencial con la ejecución debido a las muchas trayectorias que la secuencia de una instrucción puede tomar. La predicción de la trayectoria a tomar es el método que debe usarse aquí. El Pentium dibuja algo parecido a un mapa de carreteras de los lugares a donde es posible que se dirija la instrucción y lo usa para tratar de agilizar la ejecución de la instrucción. Intel afirma que esta característica, por sí sola, aumenta el rendimiento un 25%.

Sin predecir las trayectorias a tomar, si un procesador superescalar doble estuviera ocupado procesando instrucciones en ambas vías de acceso y se encontrara una instrucción de salto que cambiara la secuencia de ejecución de la instrucción, ambas vías y el buffer de prebúsqueda de instrucción tendrían que borrarse y cargarse con nuevas instrucciones, lo que retrasaría al procesador. Con la predicción de la trayectoria a tomar, el procesador precarga las instrucciones de una dirección de destino que haya sido pronosticada de un juego alterno de buffers. Esto le da al procesador una ventaja para reducir los conflictos y las demoras. El resultado es una mejor utilización de los recursos del procesador.

Hay dos tipos de instrucciones de salto: condicional e incondicional. Un salto incondicional siempre lleva el flujo de la instrucción a una nueva dirección de destino y siempre se ejecuta. Una situación más incómoda es el salto condicional donde se puede o no desviar el flujo del programa de acuerdo a los resultados de una comparación o código de condición y puede incluir varios tipos de instrucciones.

Cuando no se ejecuta un salto condicional, el programa sigue ejecutando la próxima instrucción de la secuencia. Muchos programas tienen de un 10% a un 20% de instrucciones de salto condicional y hasta un 10% de saltos incondicionales. El porcentaje de veces que se ejecuta un salto condicional varía de programa a programa, pero es de un promedio de un 50%. Las instrucciones de lazo o de repetición hace que se tomen decisiones frecuentemente, hasta el 90% del tiempo en algunos casos. Un buen sistema de predicción de decisiones escogerá las trayectorias correctas más del 80% del tiempo.

Físicamente, la unidad de predicción de decisiones (BPU) está situada al lado de la vía de acceso, y revisa con anticipación el código de la instrucción para determinar las conexiones de las decisiones. El orden es algo así: La BPU inspecciona las instrucciones en la etapa de prebúsqueda, y si la lógica de predicción de decisiones predice que se va a realizar el salto, se le indica inmediatamente a la unidad de prebúsqueda (PU) que comience a buscar instrucciones de la dirección de destino de la dirección que se predijo. De forma alterna, si se determinó que no se iba a tomar la decisión, no se perturba la secuencia original de prebúsqueda. Si la trayectoria pronosticada resulta ser errónea, se vacía la vía de acceso y los buffers alternos de prebúsqueda, y se recomienza la prebúsqueda desde la trayectoria correcta. Se paga una penalidad de tres o cuatro ciclos de reloj por predecir una trayectoria de forma errónea.

El Pentium usa un buffer de decisión de destino (BTB) como su mecanismo. El BTB incluye tres elementos por cada entrada: la dirección de la instrucción de salto, la dirección de destino de la instrucción y los bits de historia. Se usa una tabla de hasta 256 entradas para predecir los resultados de las decisiones. El flujo está basado, y se administra directamente desde la vía U. Se usa la dirección de la vía U para la dirección de la instrucción de decisión del BTB, aún si la decisión está realmente en la vía V. Hay dos bits de historia que informan si se tomó la decisión anterior o no. El resultado es un procesador que corre con suavidad y que a menudo sabe lo que hará antes de completar la tarea.

Ejecución de punto flotante en el Pentium

Se ha reconstruido por completo la unidad de punto flotante (FPU), a partir de la de los 386 y 486 y ahora tiene algunas de las características de los RISC. Hay ocho etapas de vía y las cinco primeras se comparten con la unidad de enteros. La unidad cumple con la norma IEEE-754, usa algoritmos más rápidos y aprovecha la arquitectura con vías para lograr mejoras de rendimiento de entre 4 y 10 veces, dependiendo de la optimización del compilador.

Ahorro de energía

El Pentium usa un modo de administración de sistema (SMM) similar al que usa el 486 SL, que permite que los ingenieros diseñen un sistema con bajo consumo. La interrupción de administración del sistema activa el SMM por debajo del nivel del sistema operativo o de la aplicación. Se guarda toda la información sobre el estado de los registros para después restaurarla, y se ejecuta el código de manejador de SMM desde un espacio de direcciones totalmente separado, llamado RAM de administración del sistema (SMRAM). Se sale del SMM ejecutando una instrucción especial (RSM). Esto lleva al CPU de nuevo al mismo punto en que estaba cuando se llamó al SMM.

Algunos procesadores (100 MHz o más lentos) presentan problemas en este modo.

Nuevas instrucciones del microprocesador Pentium

Son las siguientes:

CMPXCHG8B reg, mem64 (Compare and Exchange 8 Bytes): Compara el valor de 64 bits ubicado en EDX:EAX con un valor de 64 bits situado en memoria. Si son iguales, el valor en memoria se reemplaza por el contenido de ECX:EBX y el indicador ZF se pone a uno. En caso contrario, el valor en memoria se carga en EDX:EAX y el indicador ZF se pone a cero.

CPUID (CPU Identification): Le informa al software acerca del modelo de microprocesador en que está ejecutando. Un valor cargado en EAX antes de ejecutar esta instrucción indica qué información deberá retornar CPUID. Si EAX = 0, se cargará en dicho registro el máximo valor de EAX que se podrá utilizar en CPUID (para el Pentium este valor es 1). Además, en la salida aparece la cadena de identificación del fabricante contenido en EBX, ECX y EDX. EBX contiene los primeros cuatro caracteres, EDX los siguientes cuatro, y ECX los últimos cuatro. Para los procesadores Intel la cadena es "GenuineIntel". Luego de la ejecución de CPUID con EAX = 1, EAX[3:0] contiene la identificación de la revisión del microprocesador, EAX[7:4] contiene el modelo (el primer modelo está indicado como 0001b) y EAX[11:8] contiene la familia (5 para el Pentium). EAX[31:12], EBX y ECX están reservados. El procesador pone el registro de características en EDX a 1BFh, indicando las características que soporta el Pentium. Un bit puesto a uno indica que esa característica está soportada. La instrucción no afecta los indicadores.

RDMSR (Read from Model-Specific Register): El valor en ECX especifica uno de los registros de 64 bits específicos del modelo del procesador. El contenido de ese registro se carga en EDX:EAX. EDX se carga con los 32 bits más significativos, mientras que EAX se carga con los 32 bits menos significativos.

RDTSC (Read from Time Stamp Counter): Copia el contenido del contador de tiempo (TSC) en EDX:EAX (el Pentium mantiene un contador de 64 bits que se incrementa por cada ciclo de reloj). Cuando el nivel de privilegio actual es cero el estado del bit TSD en el registro de control CR4 no afecta la operación de esta instrucción. En los anillos 1, 2 ó 3, el TSC se puede leer sólo si el bit TSD de CR4 vale cero.

RSM (Resume from System Management Mode): El estado del procesador se restaura utilizando la copia que se creó al entrar al modo de manejo del sistema (SMM). Sin embargo, los contenidos de los registros específicos del modelo no se afectan. El procesador sale del SMM y retorna el control a la aplicación o sistema operativo interrumpido. Si el procesador detecta alguna información inválida, entra en el estado de apagado (shutdown).

WRMSR (Write to Model-Specific Register): El valor en ECX especifica uno de los registros de 64 bits específicos del modelo del procesador. El contenido de EDX:EAX se carga en ese registro. EDX debe contener los 32 bits más significativos, mientras que EAX debe contener los 32 bits menos significativos.

Introducción

El procesador de datos numérico (NDP) 8087 aumenta el juego de instrucciones del 8086/8088 mejorando su capacidad de tratamiento de números. Se utiliza como procesador paralelo junto al 8086/8088 añadiendo 8 registros de coma flotante de 80 bits así como instrucciones adicionales. Utiliza su propia cola de instrucciones para controlar el flujo de instrucciones del 8086/8088, ejecutando sólo aquellas instrucciones que le corresponden, e ignorando las destinadas a la CPU 8086/8088. El 8086/8088 deberá funcionar en modo máximo para poder acomodar el 8087. Las instrucciones del NDP 8087 incluyen un juego completo de funciones aritméticas así como un potente núcleo de funciones exponenciales, logarítmicas y trigonométricas. Utiliza un formato interno de números en coma flotante de 80 bits con el cual gestiona siete formatos exteriores.

Como detalle constructivo, cabe mencionar que el 8087 posee 45.000 transistores y consume 3 watt.

Los números y su tratamiento

Hay dos tipos de números que aparecen normalmente durante el cálculo: los números enteros y los números reales. Aunque los enteros no dejan de ser un subconjunto de los reales, la computadora trabaja de formas distintas con ambos. Los enteros son fáciles de tratar para la computadora. Los chips microprocesadores de propósito general trabajan con números enteros utilizando la representación binaria de números en complemento a dos. Pueden trabajar incluso con números que excedan el tamaño de la palabra a base de fragmentar los números en unidades más pequeñas. Es lo que se llama aritmética de precisión múltiple. Los números reales, sin embargo, son más difíciles. En primer lugar, la mayoría de ellos nunca pueden representarse exactamente. La representación en coma flotante permite una representación aproximada muy buena en la práctica de los números reales. La representación en coma flotante es en el fondo una variación de la notación científica que puede verse en el visualizador de cualquier calculadora. Con este sistema, la representación de un número consta de tres partes: el signo, el exponente y la mantisa. Antes de continuar, veremos por qué es necesaria esta representación. Para los principiantes en el tema, consideremos el siguiente ejemplo de notación científica: 4,1468E2. En este ejemplo el signo es positivo (porque no está se supone positivo), la mantisa es 4,1468 y el exponente 2. El valor representado por este número es: 4,1468 x 10 ^ 2 = 414,68.

Precisión y rango

En la representación de números reales aparecen dos problemas fundamentales: la precisión y el rango.

Por precisión se entiende la exactitud de un número. En la representación de coma flotante, la mantisa es la encargada de la precisión. La mantisa contiene los dígitos significativos del número independientemente de dónde esté colocada la coma decimal. Si queremos aumentar la precisión de un esquema de representación de punto flotante, basta con añadir dígitos a la mantisa.

La precisión no es problema en el caso de los enteros, puesto que todo entero viene representado exactamente por su representación en complemento a dos. La representación precisa de los números reales sí es un problema ya que la mayoría de ellos tiene infinitos dígitos, cosa imposible de representar exactamente en una máquina con un número finito de componentes. Puesto que las computadoras permiten almacenar un número finito de dígitos, la representación de los números reales debe realizarse necesariamente por medio de aproximaciones.

El rango está relacionado con el tamaño de los números que se pueden representar. En los enteros, el rango depende del número de bits que se utilicen. Por ejemplo, con 16 bits pueden representarse números comprendidos entre -32768 y 32767. Para representar todos los enteros sería de nuevo necesario un número infinito de bits. Como puede verse, incluso los enteros tienen un rango restringido. En la notación de coma flotante, es el exponente el que fija el rango. Separando los problemas de precisión y de rango, la notación en coma flotante permite obtener rangos muy grandes con precisión razonable. El rango sigue siendo finito, porque sólo se puede representar un número finito de dígitos del exponente, pero tales dígitos permiten representar un número bastante grande de una forma compacta.

Implementación de la representación en coma flotante

Hay muchas formas de implementar la representación en coma flotante. Intel sigue el método propuesto por el instituto de normalización IEEE. Para ver cómo trabaja, volvamos de nuevo a la notación científica. Por ejemplo, en notación científica decimal el número 414,68 suele escribirse como 4,1468E2 y el número -0,00345 suele representarse como -3,45E-3. En cada caso el número consta de un signo (en el primer número no aparece por ser positivo), una mantisa y un exponente. La "E" indica sencillamente "exponente" y puede leerse como "diez a la". Normalmente, la coma decimal se coloca a la derecha del primer dígito significativo. Cuando esto ocurre, se dice que el número está normalizado. El número cero es un caso particular que no admite normalización. Puede representarse por una mantisa cero. El exponente en tal caso es arbitrario, aunque se siguen algunos convenios dependiendo de la implementación particular.

En contraste con la notación científica usual que utiliza la base 10, las computadoras utilizan la base 2 a la vez como base de la expresión exponencial, y como base para representar la mantisa y el exponente. Así, por ejemplo, el número 5,325 sería 4 + 1 + 1/4 + 1/8 = 101,111 (base 2) y se escribe en notación científica "binaria" como +1,01011E2. En este caso "E" debe leerse como "2 a la", y el incrementar o decrementar el exponente significa desplazar convenientemente la coma binaria.

Cuando se almacena un número binario en coma flotante en la máquina, se utiliza un bit para el signo, varios para la mantisa y varios para el exponente. Normalmente el bit de signo precede a los demás, después vienen los bits de exponente y finalmente los de la mantisa. La forma más común de guardar el exponente es adicionarle una constante, que recibe el nombre de "exceso". El número que se guarda recibe el nombre de "exponente en notación de exceso". A la inversa, dada la representación de un exponente, para recuperar su valor verdadero, basta con restarle el exceso. Como exceso se toma un número cuyo valor es aproximadamente igual a la mitad del rango de los posibles exponentes, para poder representar más o menos la misma cantidad de exponentes positivos que negativos.

Como ejemplo práctico, veremos cómo se representan los números reales en los registros del NDP 8087. Este formato particular recibe el nombre de formato real temporal. Todos los datos en el interior del NDP se almacenan de esta manera.

El formato real temporal requiere 80 bits: uno para el signo, 15 para el exponente y 64 para la mantisa. El exceso es 2 ^ 14 - 1 = 16383. El menor valor positivo que se puede representar es 2 ^ -16382 = 3,36 x 10 ^ -4932, mientras que el mayor valor positivo representable es igual a 2 ^ 16384 = 1,19 x 10 ^ 4932.

El NDP 8087 como procesador paralelo

El NDP 8087 actúa también como procesador paralelo. Esto es, comparte con la CPU el mismo bus, y el mismo flujo de instrucciones.

Las instrucciones del NDP aparecen mezcladas con el flujo de instrucciones de la CPU. Sin embargo, cada cual selecciona y ejecuta sólo las que le corresponden. Todas las instrucciones correspondientes al NDP comienzan con una variante de la instrucción ESC del 8086/8088. Esta es una instrucción ficticia, con un operando ficticio que puede especificarse con cualquiera de los 24 modos de direccionamiento a memoria y otro operando ficticio que no es más que un registro.

Cada instrucción que lee la CPU, también lo lee el NDP. Cuando la CPU lee una instrucción ESC, el NDP se da por enterado que pronto tendrá que ponerse a trabajar. El NDP lee el código de operación, mientras que la CPU calcula la dirección de memoria, la que pone en el bus de direcciones. La CPU finalmente pasa el control al NDP, que extrae los bytes de datos necesarios, hace los cálculos correspondientes, y coloca los resultados sobre el bus.

El NDP como ampliación del 8086/8088

El NDP 8087 amplía el juego de instrucciones del 8086/8088, incluyendo operaciones en coma flotante. Estas nuevas instrucciones implementan por hardware el paquete Intel de tratamiento de números en punto flotante, proveyendo un método mucho mejor de ejecución de estos algoritmos. Dicho de otra manera, las rutinas de tratamiento de números en coma flotante pueden realizarse a velocidades muy altas. Intel estima que el NDP 8087 ejecuta las operaciones de coma flotante hasta 100 veces más rápidamente que una CPU 8086 que los realizase por software. A continuación puede verse una comparación entre la velocidad del 8087 y del paquete de software del 8086. En ambos casos, los procesadores funcionaban a 5 MHz. Los tiempos están dados en microsegundos.

El NDP amplía también el conjunto de registros de la CPU 8086/8088. Los registros de la CPU están en un chip (el 8086/8088, y hay ocho registros de coma flotante de 80 bits en el otro (el 8087). Dichos registros guardan números en el formato real temporal antes estudiado.

El coprocesador matemático trabaja simultáneamente con el procesador principal. Sin embargo, como el primero no puede manejar entrada o salida a dispositivos, la mayoría de los datos los origina la CPU. La CPU y el NDP tienen sus propios registros, que son completamente separados e inaccesibles al otro chip. Los datos se intercambian a través de la memoria, ya que ambos chips pueden acceder la memoria.

Los ocho registros se organizan como una pila. Una pila es tal vez la mejor manera de organizar los datos para evaluar expresiones algebraicas complejas. Los nombres de estos registros son ST(0), ST(1), ST(2), ..., ST(7). El nombre simbólico ST (Stack Top) es equivalente a ST(0). Al poner (push) un número en la pila, ST(0) contendrá el número recién ingresado, ST(1) será el valor anterior de ST(0), ST(2) será el valor anterior de ST(1), y así sucesivamente, con lo que se perderá el valor anterior de ST(7). El NDP 8087 tiene algunos registros más: un registro de estado de 16 bits, un registro de modo de 16 bits, un registro indicador de 8 bits y cuatro registros de 16 bits de salvaguarda de instrucciones y punteros a datos para la gestión de condiciones excepcionales.

El NDP es también una ampliación hardware desde el momento que no es autosuficiente. El 8087 necesita tener al lado un 8086 o un 8088 que le proporcione datos y direcciones, y controle el bus que a su vez suministrará instrucciones y operandos.

Hay varias líneas de control que interconectan el NDP y la CPU: la señal de TEST del CPU que se conecta a BUSY (ocupado) del NDP, la línea RQ0/GT0 (petición/concesión del manejo del bus), y las señales de estado de la cola (QS1, QS0).

El terminal de TEST del 8086/8088 se conecta al de BUSY del 8087. Esto permite que el 8086/8088 pueda utilizar la instrucción WAIT para sincronizar su actividad con el NDP. La forma correcta de hacerlo es conseguir que el ensamblador genere automáticamente una instrucción WAIT antes de cada instrucción del NDP, y que el programador ponga en el programa una instrucción FWAIT (sinónimo de WAIT) después de cada instrucción del NDP que cargue los datos en memoria para que puedan ser inmediatamente utilizadas por la CPU. Mientras el NDP 8087 está realizando una operación numérica, pone a 1 el terminal BUSY (y por lo tanto el terminal WAIT del CPU). Mientras la CPU ejecuta la instrucción WAIT, suspende toda actividad hasta que el terminal TEST vuelve a su estado normal (cero). Así, la secuencia de una instrucción numérica del NDP seguida de un WAIT de la CPU hace que la CPU llame al NDP y espere hasta que el último acabe.

La línea RQ/GT0 (petición/concesión del manejo del bus) la utiliza el NDP para conseguir el control del bus compartido por el NDP y la CPU. La línea de interconexión es bidireccional. Una señal (petición) del NDP a la CPU indica que el NDP quiere utilizar el bus. Para que el NDP tome control del bus, debe esperar a que la CPU le conteste (con una concesión). Cuando el NDP acaba de usar el bus, envía una señal por el mismo pin indicando que ha terminado. En este protocolo, la CPU juega el papel de amo y el NDP de esclavo. El esclavo es el que pide el bus y el amo es el que lo concede tan pronto como puede.

Hay dos terminales de estado de la cola, QS1 y QS0. Ambas líneas permiten al NDP sincronizar su cola de instrucciones con la de la CPU.

Tipos de datos del NDP 8087

El NDP puede trabajar con siete tipos de datos distintos: enteros de tres longitudes distintas, un tipo de BCD empaquetado, y tres tipos de representación en coma flotante. Los siete tipos de datos se almacenan internamente en el formato real temporal de 80 bits ya discutido. Todos los tipos de datos pueden guardarse con la suficiente precisión en este formato.

Los tipos de datos son los siguientes: palabra entera de 16 bits, entero corto de 32 bits, entero largo de 64 bits (en todos los casos en representación de complemento a dos), BCD empaquetado con 18 dígitos decimales (como son dos dígitos por byte, se requieren diez bytes, estando uno de ellos reservado para el signo), real corto de 32 bits (1 bit de signo, 8 de exponente y 23 de mantisa), real largo de 64 bits (1 de signo, 11 de exponente y 52 de mantisa) y real temporal (1 de signo, 15 de exponente y 64 de mantisa). Como se vio anteriormente, el primer bit de la mantisa siempre es uno (en caso contrario el número no estaría normalizado). Este uno no aparece en los formatos real corto y real largo, por lo que la precisión de la mantisa es de 24 y 53 bits, respectivamente.

Notación polaca inversa y uso de la pila del 8087

Para entender la notación polaca inversa (el inventor de esta notación fue el científico polaco Lukasiewicz) de operaciones algebraicas veremos un ejemplo: sea hallar el valor de la raíz cuadrada de 32 + 42) paso a paso.

Lo primero que se hace es hallar 3 al cuadrado, luego 4 al cuadrado, luego se suman ambos resultados y finalmente se halla la raíz cuadrada. En calculadoras que utilizan la notación polaca inversa (como las Hewlett-Packard) se apretarían las siguientes teclas: 3, x2, ENTER, 4, x2, +, raíz cuadrada. La tecla ENTER en estas calculadoras guardan un resultado intermedio en una pila para poder utilizarlo más adelante (en este caso, en la suma). La tecla + utiliza el número que está en la pantalla y el que se guardó en la pila anteriormente para realizar la suma.

Otro ejemplo más complicado: (2 + 8) / (25 - 53) sería: 2, ENTER, 8, +, ENTER, 25, ENTER, 5, ENTER, 3, x3, -, /.

Veremos la ejecución paso a paso de la secuencia recién mostrada (aquí ST(0) representa la pantalla, ST(1) lo que se puso en la pila mediante ENTER y así sucesivamente):

Es fundamental haber entendido ambos ejemplos, ya que el coprocesador trabaja de esta manera (primero se ponen los operandos en la pila y después se realizan las operaciones).

Hay dos operaciones básicas de acceso de datos en la pila del 8087 que son las de extraer (pop) e introducir (push). La introducción funciona de la siguiente manera: tiene un operando que es la fuente. El puntero de la pila se decrementa en uno de manera que apunte a la posición inmediata superior y, a continuación, se el dato se transfiere a este nuevo elemento superior. El extraer funciona de la siguiente manera: en primer lugar se transfiere el dato correspondiente al elemento superior de la pila a su destino, y seguidamente el puntero de pila se incrementa en uno, de manera que apunta ahora al nuevo elemento superior de la pila (que está en una posición por encima del anterior).

En el NDP, la pila está numerada respecto a su elemento superior. Dicho elemento se denota por ST(0), o simplemente ST, y las posiciones inferiores se denotan respectivamente por ST(1), ST(2), ..., ST(7).

No es posible acceder a Rn por programa, sólo a ST(n).

Juego de instrucciones del 8087

El NDP tiene una gran cantidad de instrucciones distintas, incluyendo transferencia y conversión de datos, comparaciones, las cuatro operaciones básicas, trigonométricas, exponenciales y logaritmos, carga de constantes especiales y de control.

Instrucciones de transferencia de números

FLD mem: Introduce una copia de mem en ST. La fuente debe ser un número real en punto flotante de 4, 8 ó 10 bytes. Este operando se transforma automáticamente al formato real temporal.

FLD ST(num): Introduce una copia de ST(num) en ST.

FILD mem: Introduce una copia de mem en ST. La fuente debe ser un operando de memoria de 2, 4 u 8 bytes, que se interpreta como un número entero y se convierte al formato real temporal.

FBLD mem: Introduce una copia de mem en ST. La fuente debe ser un operando de 10 bytes, que se interpreta como un valor BCD empaquetado y se convierte al formato real temporal.

FST mem: Copia ST a mem sin afectar el puntero de pila. El destino puede ser un operando real de 4 u 8 bytes (no el de 10 bytes).

FST ST(num): Copia ST al registro especificado.

FIST mem: Copia ST a mem. El destino debe ser un operando de 2 ó 4 bytes (no de 8 bytes) y se convierte automáticamente el número en formato temporal real a entero.

FSTP mem: Extrae una copia de ST en mem. El destino puede ser un operando de memoria de 4, 8 ó 10 bytes, donde se carga el número en punto flotante.

FSTP ST(num): Extrae ST hacia el registro especificado.

FISTP mem: Extrae una copia de ST en mem. El destino debe ser un operando de memoria de 2, 4 u 8 bytes y se convierte automáticamente el número en formato temporal real a entero.

FBSTP mem: Extrae una copia de ST en mem. El destino debe ser un operando de memoria de 10 bytes. El valor se redondea a un valor entero, si es necesario, y se convierte a BCD empaquetado.

FXCH: Intercambia ST(1) y ST.

FXCH ST(num): Intercambia ST(num) y ST.

Instrucciones de carga de constantes

Las constantes no se pueden dar como operandos y ser cargados directamente en los registros del coprocesador. Dicha constante debe estar ubicada en memoria con lo que luego se podrán usar las instrucciones arriba mencionadas. Sin embargo, hay algunas instrucciones para cargar ciertas constantes (0, 1, pi y algunas constantes logarítmicas). Esto es más rápido que cargar las constantes muy utilizadas desde la memoria.

FLDZ: Introduce el número cero en ST.
FLD1: Introduce el número uno en ST.
FLDPI: Introduce el valor de pi en ST.
FLDL2E: Introduce el valor de log(2) e en ST.
FLDL2T: Introduce el valor de log(2) 10 en ST.
FLDLG2: Introduce el valor de log(10) 2 en ST.
FLDLN2: Introduce el valor de log(e) 2 en ST.

Instrucciones de transferencia de datos de control

El área de datos del coprocesador, o parte de él, puede ser guardado en memoria y luego se puede volver a cargar. Una razón para hace esto es guardar una imagen del estado del coprocesador antes de llamar un procedimiento (subrutina) y luego restaurarlo al terminar dicho procedimiento. Otra razón es querer modificar el comportamiento del NDP almacenando ciertos datos en memoria, operar con los mismos utilizando instrucciones del 8086 y finalmente cargarlo de nuevo en el coprocesador.

Se puede transferir el área de datos del coprocesador, los registros de control, o simplemente la palabra de estado o de control.

Cada instrucción de carga tiene dos formas: La forma con espera verifica excepciones de errores numéricos no enmascarados y espera a que sean atendidos. La forma sin espera (cuyo mnemotécnico comienza con "FN") ignora excepciones sin enmascarar.

FLDCW mem2byte: Carga la palabra de control desde la memoria.
F[N]STCW mem2byte: Almacena la palabra de control en la memoria.
F[N]STSW mem2byte: Almacena la palabra de estado en la memoria.
FLENV mem14byte: Carga el entorno desde la memoria.
F[N]STENV mem14byte: Almacena el entorno en la memoria.
FRSTOR mem94byte: Restaura el estado completo del 8087.
F[N]SAVE mem94byte: Salva el estado completo del 8087.

Instrucciones aritméticas

Cuando se usan operandos de memoria con una instrucción aritmética, el mnemotécnico de la instrucción distingue entre número real y número entero. No se pueden realizar operaciones aritméticas con números BCD empaquetados en la memoria, por lo que deberá usarse FBLD para cargar dichos números desde la memoria.

FADD: Hace ST(1) más ST, ajusta el puntero de pila y pone el resultado en ST, por lo que ambos operandos se destruyen.

FADD mem: Hace ST <- ST + [mem]. En mem deberá haber un número real en punto flotante.

FIADD mem: Hace ST <- ST + [mem]. En mem deberá haber un número entero en complemento a dos.

FADD ST(num), ST: Realiza ST(num) <- ST(num) + ST.

FADD ST, ST(num): Realiza ST <- ST + ST(num).

FADDP ST(num), ST: Realiza ST(num) <- ST(num) + ST y retira el valor de ST de la pila, con lo que ambos operandos se destruyen.

FSUB: Hace ST(1) menos ST, ajusta el puntero de pila y pone el resultado en ST, por lo que ambos operandos se destruyen.

FSUB mem: Hace ST <- ST - [mem]. En mem deberá haber un número real en punto flotante.

FISUB mem: Hace ST <- ST - [mem]. En mem deberá haber un número entero en complemento a dos.

FSUB ST(num), ST: Realiza ST(num) <- ST(num) - ST.

FSUB ST, ST(num): Realiza ST <- ST - ST(num).

FSUBP ST(num), ST: Realiza ST(num) <- ST(num) - ST y retira el valor de ST de la pila, con lo que ambos operandos se destruyen.

FSUBR: Hace ST menos ST(1), ajusta el puntero de pila y pone el resultado en ST, por lo que ambos operandos se destruyen.

FSUBR mem: Hace ST <- [mem] - ST. En mem deberá haber un número real en punto flotante.

FISUBR mem: Hace ST <- [mem] - ST. En mem deberá haber un número entero en complemento a dos.

FSUBR ST(num), ST: Realiza ST(num) <- ST - ST(num).

FSUBR ST, ST(num): Realiza ST <- ST(num) - ST.

FSUBRP ST(num), ST: Realiza ST(num) <- ST - ST(num) y retira el valor de ST de la pila, con lo que ambos operandos se destruyen.

FMUL: Multiplicar el valor de ST(1) por ST, ajusta el puntero de pila y pone el resultado en ST, por lo que ambos operandos se destruyen.

FMUL mem: Hace ST <- ST * [mem]. En mem deberá haber un número real en punto flotante.

FIMUL mem: Hace ST <- ST * [mem]. En mem deberá haber un número entero en complemento a dos.

FMUL ST(num), ST: Realiza ST(num) <- ST(num) * ST.

FMUL ST, ST(num): Realiza ST <- ST * ST(num).

FMULP ST(num), ST: Realiza ST(num) <- ST(num) * ST y retira el valor de ST de la pila, con lo que ambos operandos se destruyen.

FDIV: Dividir el valor de ST(1) por ST, ajusta el puntero de pila y pone el resultado en ST, por lo que ambos operandos se destruyen.

FDIV mem: Hace ST <- ST / [mem]. En mem deberá haber un número real en punto flotante.

FIDIV mem: Hace ST <- ST / [mem]. En mem deberá haber un número entero en complemento a dos.

FDIV ST(num), ST: Realiza ST(num) <- ST(num) / ST.

FDIV ST, ST(num): Realiza ST <- ST / ST(num).

FDIVP ST(num), ST: Realiza ST(num) <- ST(num) / ST y retira el valor de ST de la pila, con lo que ambos operandos se destruyen.

FDIVR: Hace ST dividido ST(1), ajusta el puntero de pila y pone el resultado en ST, por lo que ambos operandos se destruyen.

FDIVR mem: Hace ST <- [mem] / ST. En mem deberá haber un número real en punto flotante.

FIDIVR mem: Hace ST <- [mem] / ST. En mem deberá haber un número entero en complemento a dos.

FDIVR ST(num), ST: Realiza ST(num) <- ST / ST(num).

FDIVR ST, ST(num): Realiza ST <- ST(num) / ST.

FDIVRP ST(num), ST: Realiza ST(num) <- ST / ST(num) y retira el valor de ST de la pila, con lo que ambos operandos se destruyen.

FABS: Pone el signo de ST a positivo (valor absoluto).

FCHS: Cambia el signo de ST.

FRNDINT: Redondea ST a un entero.

FSQRT: Reemplaza ST con su raíz cuadrada.

FSCALE: Suma el valor de ST(1) al exponente del valor en ST. Esto efectivamente multiplica ST por dos a la potencia contenida en ST(1). ST(1) debe ser un número entero.

FPREM: Calcula el resto parcial hallando el módulo de la división de los dos registros de la pila que están el tope. El valor de ST se divide por el de ST(1). El resto reemplaza el valor de ST. El valor de ST(1) no cambia. Como esta instrucción realiza sustracciones repetidas, puede tomar mucho tiempo si los operandos son muy diferentes en magnitud. Esta instrucción se utiliza a veces en funciones trigonométricas.

FXTRACT: Luego de esta operación, ST contiene el valor de la mantisa original y ST(1) el del exponente.

Control del flujo del programa:

El coprocesador matemático tiene algunas instrucciones que pone algunos indicadores en la palabra de estado. Luego se pueden utilizar estos bits en saltos condicionales para dirigir el flujo del programa. Como el coprocesador no tiene instrucciones de salto, se deberá transferir la palabra de estado a la memoria para que los indicadores puedan ser utilizados con las instrucciones del 8086/8088. Una forma sencilla de usar la palabra de estado con saltos condicionales consiste en mover su byte más significativo en el menos significativo de los indicadores de la CPU. Por ejemplo, se pueden usar las siguientes instrucciones:

De esta manera, C3 se escribe sobre el indicador de cero, C2 sobre el de paridad, C0 sobre el de arrastre y C1 sobre un bit indefinido, por lo que no puede utilizarse directamente con saltos condicionales, aunque se puede utilizar la instrucción TEST para verificar el estado del bit C1 en la memoria o en un registro de la CPU.

Las instrucciones de comparación afectan los indicadores C3, C2 y C0, como se puede ver a continuación.

FCOM: Compara ST y ST(1).

FCOM ST(num): Compara ST y ST(num).

FCOM mem: Compara ST y mem. El operando de memoria deberá ser un número real de 4 u 8 bytes (no de 10).

FICOM mem: Compara ST y mem. El operando deberá ser un número entero de 2 ó 4 bytes (no de 8).

FTST: Compara ST y cero.

FCOMP: Compara ST y ST(1) y extrae ST fuera de la pila.

FCOMP ST(num): Compara ST y ST(num) y extrae ST fuera de la pila.

FCOMP mem: Compara ST y mem y extrae ST fuera de la pila. El operando de memoria deberá ser un número real de 4 u 8 bytes (no de 10).

FICOMP mem: Compara ST y mem y extrae ST fuera de la pila. El operando deberá ser un número entero de 2 ó 4 bytes (no de 8).

FCOMPP: Compara ST y ST(1) y extrae dos elementos de la pila, perdiéndose ambos operandos.

FXAM: Pone el valor de los indicadores según el tipo de número en ST. La instrucción se utiliza para identificar y manejar valores especiales como infinito, cero, números no normalizados, NAN (Not a Number), etc. Ciertas operaciones matemáticas son capaces de producir estos números especiales. Una descripción de ellos va más allá del alcance de este apunte.

Instrucciones trascendentales

F2XM1: Realiza ST <- 2 ^ ST - 1. El valor previo de ST debe estar entre 0 y 0,5.

FYL2X: Calcula ST(1) * log(2) ST. El puntero de pila se actualiza y luego se deja el resultado en ST, por lo que ambos operandos se destruyen.

FYL2XP1: Calcula ST(1) * log(2) (ST + 1). El puntero de pila se actualiza y luego se deja el resultado en ST, por lo que ambos operandos se destruyen. El valor absoluto del valor previo de ST debe estar entre 0 y la raíz cuadrada de 2 dividido 2. FPTAN: Calcula la tangente del valor en ST. El resultado es una razón Y/X, donde X reemplaza el valor anterior de ST y Y se introduce en la pila así que, después de la instrucción, ST contiene Y y ST(1) contiene X. El valor previo de ST debe ser un número positivo menor que pi/4. El resultado de esta instrucción se puede utilizar para calcular otras funciones trigonométricas, incluyendo seno y coseno.

FPATAN: Calcula el arcotangente de la razón Y/X, donde X está en ST e Y está en ST(1). ST es extraído de la pila, dejando el resultado en ST, por lo que ambos operandos se destruyen. El valor de Y debe ser menor que el de X y ambos deben ser positivos. El resultado de esta instrucción se puede usar para calcular otras funciones trigonométricas inversas, incluyendo arcoseno y arcocoseno.

Control del coprocesador

F[N]INIT: Inicializa el coprocesador y restaura todas las condiciones iniciales en las palabras de control y de estado. Es una buena idea utilizar esta instrucción al principio y al final del programa. Poniéndolo al principio asegura que los valores en los registros puestos por programas que se ejecutaron antes no afecten al programa que se comienza a ejecutar. Poniéndolo al final hará que no se afecten los programas que corran después.

F[N]CLEX: Pone a cero los indicadores de excepción y el indicador de ocupado de la palabra de estado. También limpia el indicador de pedido de interrupción del 8087.

FINCSTP: Suma uno al puntero de pila en la palabra de estado. No se afecta ningún registro.

FDECSTP: Resta uno al puntero de pila en la palabra de estado. No se afecta ningún registro.

FREE ST(num): Marca el registro especificado como vacío.

FNOP: Copia ST a sí mismo tomando tiempo de procesamiento sin tener ningún efecto en registros o memoria.

Introducción

El siguiente microprocesador creado por la empresa Intel fue el 8085 en 1977. La alimentación es única: requiere sólo +5V. Esto se debe a la nueva tecnología utilizada para la fabricación llamada HMOS (High performance N-channel MOS) que además permite una mayor integración, llegando a la VLSI (Very Large Scale of Integration o muy alta escala de integración) con más de diez mil transistores (el 8085 no es VLSI, pero sí el 8088, como se verá más adelante). Tiene incorporado el generador de pulsos de reloj con lo que sólo hace falta un cristal de cuarzo y un par de capacitores externos (para el 8080 se necesitaba el circuito integrado auxiliar que lleva el código 8224). Además está mejorado en lo que se refiere a las interrupciones. Incluye las 74 instrucciones del 8080 y posee dos adicionales (RIM y SIM) referidas a este sistema de interrupciones y a la entrada y salida serie. El bus de datos está multiplexado con los ocho bits menos significativos del bus de direcciones (utiliza los mismos pines para ambos buses), con lo que permite tener más pines libres para el bus de control del microprocesador (el 8080 necesitaba un integrado especial, el 8228, para generar el bus de control). Intel produjo ROMs, RAMs y chips de soporte que tienen también el bus multiplexado de la misma manera que el microprocesador. Todos estos integrados forman la familia MCS-85.

Debido a la gran densidad de integración comparado con el 8080, se utilizó mucho este microprocesador en aplicaciones industriales. Sin embargo, para aplicaciones de computación de uso general, se extendió más el uso del microprocesador Z-80 como se indicó en el apartado referente al 8080.

Interrupciones

El microprocesador 8085 posee un complejo y completo sistema de interrupciones. Esta uP posee cinco terminales destinados al tratamiento de interrupciones.

Recordemos que una interrupción es un artificio hardware/software por el cual es posible detener el programa en curso para que, cuando se produzca un evento predeterminado, después de concluir la instrucción que está ejecutando, efectúe un salto a una determinada subrutina en donde se efectuará el tratamiento de la interrupción; una vez acabado éste, el uP continúa con la instrucción siguiente del programa principal.

Así pues, el 8085 dispone de tres formas diferentes de tratar las interrupciones que le llegan por los citados cinco terminales. Los nombres de estos cinco terminales son:

• INTR (Interrupt Request): Por esta entrada se introduce una interrupción que es aceptada o no según haya sido previamente indicado por las instrucciones EI (Permitir interrupciones) o DI (No permitir interrupciones). Cuando una interrupción es permitida y ésta se ha producido, la CPU busca una instrucción RST (de un sólo byte), que es presentada por el bus de datos por el periférico que interrumpe. Este byte tiene el formato binario 11 XXX 111. La subrutina se ubicará en la dirección 00 XXX 000.

• RST 5.5, RST 6.5 y RST 7.5: Los terminales de RST 5.5 y RST 6.5 detectan la interrupción sólo si la señal que se les aplica es un uno lógico o nivel alto de una cierta duración, lo mismo que la entrada anterior INTR; sin embargo, la entrada de interrupción correspondiente al terminal RST 7.5 se excita por flanco ascendente, es decir, por una transición de cero a uno. Esta transición se memoriza en un biestable en el interior del uP.

Estas interrupciones se pueden habilitar o deshabilitar mediante las instrucciones EI y DI, como en el caso de INTR; pero además son enmascarables por software mediante la instrucción SIM (Set Interrupt Mask). Es posible leer tanto el estado de la máscara como las interrupciones que se han producido y aún no se atendieron mediante la instrucción RIM.

• TRAP: Es una interrupción no enmascarable que es activada cuando el terminal del mismo nombre se lleva a nivel lógico uno. Esta interrupción es la de más alta prioridad, por lo que puede ser usada para tratar los acontecimientos más relevantes, tales como errores, fallos de alimentación, etc.

Nivel de prioridad	Nombre de la interrupción	Valor leído en el bus de datos	Dirección de la subrutina en hexadecimal
Mayor prioridad	TRAP	No importa	0024
-	RST 7.5			003C
-	RST 6.5			0034
-	RST 5.5			002C
Menor prioridad	INTR	11000111	0000
				11001111	0008
				11010111	0010
				11011111	0018
				11100111	0020
				11101111	0028
				11110111	0030
				11111111	0038

Control de entrada/salida serie

Este microprocesador posee dos terminales denominados SID (Serial Input Data) y SOD (Serial Output Data). Estos terminales se pueden usar con propósitos generales. Por ejemplo el terminal SID se puede conectar a un interruptor y el SOD a un LED (a través de una compuerta inversora externa). Para leer el estado del terminal SID se ejecuta la instrucción RIM, con lo que se puede leer en el bit 7 del acumulador el estado de dicho terminal.

Para enviar un dato por el terminal SOD se ejecuta la instrucción SIM, donde el bit 7 del acumulador debe tener el valor a poner en el terminal, y el bit 6 debe estar a uno.

Conjunto de instrucciones del 8085

Aparte de las 74 instrucciones del 8080, este procesador posee dos instrucciones más.

• SIM (Set interrupt mask): Sirve para poner la máscara de interrupción de RST 5.5, RST 6.5 y RST 7.5 y para enviar un dato por la puerta serie (terminal SOD).

Estos datos deben estar cargados en el acumulador y son:

• Bit 7: Valor a enviar al terminal SOD

• Bit 6: Permiso para cambiar el estado del terminal SOD. Sólo se puede cambiar si vale 1.

• Bit 5: No usado.

• Bit 4: R 7.5 (Reset 7.5): Bit para poner a cero el biestable de la interrupción RST 7.5.

• Bit 3: MSE (Mask Select Enable): Cuando vale 1, se puede cambiar la máscara de interrupción.

• Bit 2: M 7.5 (Mask 7.5): Se habilita la interrupción RST 7.5 si este bit vale 1 y se ejecutó previamente la instrucción EI.

• Bit 1: M 6.5 (Mask 6.5): Se habilita la interrupción RST 6.5 si este bit vale 1 y se ejecutó previamente la instrucción EI.

• Bit 0: M 5.5 (Mask 5.5): Se habilita la interrupción RST 5.5 si este bit vale 1 y se ejecutó previamente la instrucción EI.

• RIM (Read interrupt mask): Sirve para leer la máscara de interrupción general, y de RST 5.5, RST 6.5, RST 7.5, las interrupciones pendientes y para leer el dato de la puerta serie (terminal SID).

Luego de la ejecución de esta instrucción, el acumulador tiene lo siguiente:

• Bit 7: Valor leído del terminal SID

• Bit 6: I 7.5 (Interrupt Pending 7.5): Indica que todavía no se ejecutó la interrupción RST 7.5.

• Bit 5: I 6.5 (Interrupt Pending 6.5): Indica que todavía no se ejecutó la interrupción RST 6.5.

• Bit 4: I 5.5 (Interrupt Pending 5.5): Indica que todavía no se ejecutó la interrupción RST 5.5.

• Bit 3: IE (Interrupt Enable): Cuando vale 1 la interrupción INTR está habilitada.

• Bit 2: M 7.5 (Mask 7.5): Si este bit y IE valen 1, la interrupción RST 7.5 está habilitada.

• Bit 1: M 6.5 (Mask 6.5): Si este bit y IE valen 1, la interrupción RST 6.5 está habilitada.

• Bit 0: M 5.5 (Mask 5.5): Si este bit y IE valen 1, la interrupción RST 5.5 está habilitada.

Terminales (pinout) del 8085




Este microprocesador estaba encapsulado en el formato DIP (Dual Inline Package) de 40 patas (veinte de cada lado). La distancia entre las patas es de 0,1 pulgadas (2,54 milímetros), mientras que la distancia entre patas enfrentadas es de 0,6 pulgadas (15,32 milímetros).

Nótese en el gráfico el semicírculo que identifica la posición de la pata 1. Esto sirve para no insertar el chip al revés en el circuito impreso.

Las funciones de las 40 patas con las que se conecta el 8085 con el exterior son las siguientes:

Pata	Nombre	Descripción
1	X1	Entre estas dos patas se ubica el cristal
2	X2
3	RESET OUT	Para inicializar periféricos
4	SOD	Salida serie
5	SID	Entrada serie
6	TRAP	Entrada de interrupción no enmascarable
7	RST 7.5	Entrada de interrupción (máxima prioridad)
8	RST 6.5	Entrada de interrupción
9	RST 5.5	Entrada de interrupción
10	INTR	Entrada de interrupción (mínima prioridad)
11	/INTA	Reconocimiento de interrupción
12	AD0	Bus de direcciones y datos multiplexado
13	AD1	Bus de direcciones y datos multiplexado
14	AD2	Bus de direcciones y datos multiplexado
15	AD3	Bus de direcciones y datos multiplexado
16	AD4	Bus de direcciones y datos multiplexado
17	AD5	Bus de direcciones y datos multiplexado
18	AD6	Bus de direcciones y datos multiplexado
19	AD7	Bus de direcciones y datos multiplexado
20	GND	Referencia de tierra. Todas las tensiones se miden con respecto a este punto.
21	A8	Bus de direcciones
22	A9	Bus de direcciones
23	A10	Bus de direcciones
24	A11	Bus de direcciones
25	A12	Bus de direcciones
26	A13	Bus de direcciones
27	A14	Bus de direcciones
28	A15	Bus de direcciones
29	S0	Bit de estado del 8085
30	ALE	Cuando está uno indica que salen direcciones por las patas ADn, en caso contrario, entran o salen datos
31	/WR	Cuando vale cero hay una escritura
32	/RD	Cuando vale cero hay una lectura
33	S1	Bit de estado del 8085
34	IO/M	Si vale 1: operaciones con ports, si vale 0: operaciones con la memoria
35	READY	Sirve para sincronizar memorias o periféricos lentos
36	/RESET IN	Cuando está a cero inicializa el 8085
37	CLK OUT	Salida del reloj para los periféricos
38	HLDA	Reconocimiento de HOLD
39	HOLD	Sirve para poner los buses en alta impedancia para el manejo de DMA (acceso directo a memoria)
40	VCC	tensión de alimentación: +5Vdc

Historia del 8080

Durante el verano de 1971, Federico Faggin fue a Europa para realizar seminarios sobre el MCS-4 y el 8008 y para visitar clientes. Recibió una gran cantidad de críticas (algunas de ellas constructivas) acerca de la arquitectura y el rendimiento de los microprocesadores. Las compañías que estaban más orientadas hacia la computación eran las que le decían las peores críticas.

Cuando regresó a su casa, se le ocurrió una idea de cómo hacer un microprocesador de 8 bits mejor que el 8008, incorporando muchas de las características que esa gente estaba pidiendo, sobre todo, más velocidad y facilidad de implementación en el circuito.

Decidió utilizar el nuevo proceso NMOS (que utiliza transistores MOS de canal N) que se utilizaba en las últimas memorias RAM dinámicas de 4 kilobits, además le agregó una mejor estructura de interrupciones, mayor direccionamiento de memoria (16 KB en el 8008 contra 64 KB en el 8080) e instrucciones adicionales (como se puede apreciar en las descripciones de los conjuntos de instrucciones que se encuentran más abajo).

Al principio de 1972 decidió realizar el nuevo chip. Sin embargo Intel decidió esperar a que el mercado respondiera primero con el MCS-4 y luego con el MCS-8 antes de dedicar más dinero al desarrollo de nuevos diseños.

En el verano de 1972, la decisión de Intel fue comenzar con el desarrollo del nuevo microprocesador. Shima (el mismo de antes) comenzó a trabajar en el proyecto en noviembre.

La primera fabricación del 8080 se realizó en diciembre de 1973. Los miembros del grupo que hacían el desarrollo encontraron un pequeño error y el primero de abril de 1974 se pudo lanzar al mercado el microprocesador.

El 8080 realmente creó el verdadero mercado de los microprocesadores. El 4004 y el 8008 lo sugirieron, pero el 8080 lo hizo real. Muchas aplicaciones que no eran posibles de realizar con los microprocesadores previos pudieron hacerse realidad con el 8080. Este chip se usó inmediatamente en cientos de productos diferentes. En el 8080 corría el famoso sistema operativo CP/M (siglas de Control Program for Microcomputers) de la década del '70 que fue desarrollado por la compañía Digital Research.

Como detalle constructivo el 8080 tenía alrededor de 6000 transistores MOS de canal N (NMOS) de 6 micrones, se conectaba al exterior mediante 40 patas (en formato DIP) y necesitaba tres tensiones para su funcionamiento (típico de los circuitos integrados de esa época): +12V, +5V y -5V. La frecuencia máxima era de 2 MHz.

La competencia de Intel vino de Motorola. Seis meses después del lanzamiento del 8080, apareció el 6800. Este producto era mejor en varios aspectos que el primero. Sin embargo, la combinación de tiempos (el 8080 salió antes), "marketing" más agresivo, la gran cantidad de herramientas de hardware y software, y el tamaño del chip (el del 8080 era mucho menor que el del 6800 de Motorola) inclinaron la balanza hacia el 8080.

El mayor competidor del 8080 fue el microprocesador Z-80, que fue lanzado en 1976 por la empresa Zilog (fundada por Faggin). Entre las ventajas pueden citarse: mayor cantidad de instrucciones (158 contra 74), frecuencia de reloj más alta, circuito para el apoyo de refresco de memorias RAM dinámicas, compatibilidad de código objeto (los códigos de operación de las instrucciones son iguales) y una sola tensión para su funcionamiento (+5V). El Z-80 fue concebido por Federico Faggin y Masatoshi Shima como una mejora al 8080, comenzando el desarrollo a partir de noviembre de 1974 en la empresa presidida por el primero. Tal fue el éxito que tuvo esta CPU que luego varias empresas comenzaron a producir el chip: SGS-Ates, Mostek, Philips, Toshiba, NEC, Sharp, etc.

Este microprocesador ocupó rápidamente el lugar del anterior y se usó en todo tipo de microcomputadoras (incluyendo muchas de las "home computers" de la primera mitad de la década del '80).

Arquitectura del 8080

Debe notarse la gran semejanza en la arquitectura de los microprocesadores 8008 y 8080.

Conjunto de registros del 8080

Es una ampliación del conjunto del 8008, como puede observarse a continuación:

Clasificación	Registro	Longitud	Pares de registros	Longitud
Acumulador	A	8 bits
Registros de uso general	B	8 bits	BC	16 bits
		C			8 bits
		D			8 bits	DE	16 bits
		E			8 bits
		H			8 bits	HL	16 bits
		L			8 bits
Contador de programa	PC	16 bits
Puntero de pila	SP	16 bits
Indicadores	F	8 bits

Hay cinco indicadores (Sign, Zero, Alternate Carry, Parity, Carry) ubicado en un registro de ocho bits llamado F (de Flags):

Bit	7	6	5	4	3	2	1	0
Flag	S	Z	0	AC	0	P	1	C

Los tres bits no usados siempre toman esos valores.

Conjunto de instrucciones del 8080

Incluye el conjunto de instrucciones del 8008. Además existen las siguientes:

SUMA 16 BITS			CARGA 16 BITS
DAD B	HL <- HL+BC		LXI B,D16	BC <- D16
DAD D	HL <- HL+DE		LXI D,D16	DE <- D16
DAD H	HL <- HL+HL		LXI H,D16	HL <- D16
DAD SP	HL <- HL+SP		LXI SP,D16	SP <- D16
			LHLD Addr	HL <- (Addr)
						SHLD Addr	(Addr) <- HL

INCREMENTAR			DECREMENTAR
INR M	(HL) <- (HL)+1		DCR M	(HL) <- (HL)-1
INR A	A <- A+1		DCR A	A <- A-1
INX B	BC <- BC+1		DCX B	BC <- BC-1
INX D	DE <- DE+1		DCX D	DE <- DE-1
INX H	HL <- HL+1		DCX H	HL <- HL-1
INX SP	SP <- SP+1		DCX SP	SP <- SP-1

CARGA 8 BITS			ESPECIALES
LDAX B	A <- (BC)		XCHG	DE <-> HL
LDAX D	A <- (DE)		DAA	Ajuste decimal acumul.
STAX B	(BC) <- A		CMA	A <- 0FFh - A
STAX D	(DE) <- A		STC	Cy <- 1
LDA Addr	A <- (Addr)		CMC	Cy <- 1 - Cy
STA Addr	(Addr) <- A

OPERACIONES CON LA PILA			CONTROL
PUSH B	Push BC		DI	Deshabilitar interrupciones
PUSH D	Push DE		EI	Habilitar interrupciones
PUSH H	Push HL
PUSH PSW	Push AF			ENTRADA/SALIDA
POP B	Pop BC		IN D8	A <- Port D8
POP D	Pop DE		OUT D8	Port D8 <- A
POP H	Pop HL
POP PSW	Pop AF
XTHL	HL <-> (SP)
SPHL	SP <- HL

donde Addr es una dirección de 16 bits.

Si bien todas las instrucciones del 8008 están incluidas en el 8080, un programa grabado en ROM para el primer procesador no correrá para el segundo ya que los códigos de operación de las instrucciones son diferentes, por lo que se deberá volver a ensamblar el código fuente para que pueda funcionar en el 8080.

Terminales (pinout) del 8080




Este microprocesador estaba encapsulado en el formato DIP (Dual Inline Package) de 40 patas (veinte de cada lado). La distancia entre las patas es de 0,1 pulgadas (2,54 milímetros), mientras que la distancia entre patas enfrentadas es de 0,6 pulgadas (15,32 milímetros).

Nótese en el gráfico el semicírculo que identifica la posición de la pata 1. Esto sirve para no insertar el chip al revés en el circuito impreso.

Las funciones de las 40 patas con las que se conecta el 8080 con el exterior son las siguientes:

Pata	Nombre	Descripción
1	A10	Bus de direcciones
2	GND	Referencia de tierra. Todas las tensiones se miden con respecto a este punto.
3	D4	Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal de control que indica salida a periférico.
4	D5	Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal que indica si el uP está en ciclo de búsqueda de instrucción.
5	D6	Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal de control que indica entrada de periférico.
6	D7	Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal de control que indica lectura de memoria.
7	D3	Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal que indica que el uP se ha detenido.
8	D2	Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal que indica que se realiza una operación con el stack.
9	D1	Si SYNC = 0: Bus de datos. Si SYNC = 1: Modo lectura/escritura.
10	D0	Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal de reconocimiento de interrupción.
11	-5V	Una de las tres patas de alimentación del 8080.
12	RESET	Señal de borrado de todos los registros internos del 8080. Para ello, ponerlo a uno durante tres ciclos de reloj como mínimo.
13	HOLD	Sirve para poner los buses en alta impedancia para el manejo de DMA (acceso directo a memoria).
14	INT	Señal de pedido de interrupción.
15	CLK2	Señal de reloj (debe venir del generador de reloj 8224).
16	INTE	Señal de aceptación de interrupción.
17	DBIN	Indica que el bus de datos está en modo lectura.
18	/WR	Indica que el bus de datos está en modo escritura.
19	SYNC	Este pin se pone a uno cuando comienza una nueva instrucción.
20	+5V	Una de las tres patas de alimentación del 8080.
21	HLDA	Reconocimiento de HOLD.
22	CLK1	Señal de reloj (debe venir del generador de reloj 8224).
23	READY	Sirve para sincronizar memorias o periféricos lentos (detiene al 8080 mientras se lee o escribe el dispositivo).
24	WAIT	Cuando vale "1", el 8080 está esperando al periférico lento.
25	A0	Bus de direcciones.
26	A1
27	A2
28	+12V	Una de las tres patas de alimentación del 8080.
29	A3	Bus de direcciones.
30	A4
31	A5
32	A6
33	A7
34	A8
35	A9
36	A15
37	A12
38	A13
39	A14
40	A11

Cuando la pata SYNC está a "1" lógico, las patas D0-D7 pasan a ser señales de control, por lo que no se puede conectar directamente D0-D7 al bus de datos. Se debe intercalar un controlador y amplificador de bus 8228.

De esta manera se puede observar que el 8080 no funciona si no se agregan los circuitos integrados de soporte 8224 y 8228.

Historia del 8008

En 1969 Computer Terminal Corp. (ahora Datapoint) visitó Intel. Vic Poor, vicepresidente de Investigación y Desarrollo en CTC quería integrar la CPU (unos cien componentes TTL) de su nueva terminal Datapoint 2200 en unos pocos chips y reducir el costo y el tamaño del circuito electrónico.

Ted Hoff observó la arquitectura, el conjunto de instrucciones y el diseño lógico que había presentado CTC y estimó que Intel podría integrarlo en un sólo chip, así que Intel y CTC firmaron un contrato para desarrollar el chip. El chip, internamente llamado 1201, sería un dispositivo de 8 bits. Pensado para la aplicación de terminal inteligente, debería ser más complejo que el 4004.

Al principio parecía que el 1201 saldría antes que el 4004 ya que Federico Faggin tenía que desarrollar cuatro chips, siendo el 4004 el último de ellos. Sin embargo, después de algunos meses de trabajo con el 1201, el diseñador, Hal Feeney, fue puesto a diseñar un chip de memoria, con lo que el proyecto del 1201 fue puesto en el "freezer".

Mientras tanto, CTC también contrató a la empresa Texas Instruments para hacer el diseño del mismo chip como fuente alternativa. Al final de 1970 Intel continuó con el proyecto del 1201 bajo la dirección de Faggin y Feeney fue puesto nuevamente a trabajar en este proyecto.

En junio de 1971, TI puso un aviso en la revista Electronics donde se detallaban las capacidades de este integrado MOS LSI. Con la leyenda "CPU en un chip" se acompañaba la descripción del circuito a medida para la terminal Datamation 2200. El aviso decía "TI lo desarrolló y lo está produciendo para Computer Terminal Corp.". Las dimensiones indicadas eran 5,46 por 5,71 mm, un chip enorme aun para la tecnología de 1971 y era 225% más grande que el tamaño estimado por Intel.

El chip de Texas Instruments, sin embargo, jamás funcionó y no se puso en el mercado. Sorprendentemente, TI patentó la arquitectura del 1201, que fue realizado por CTC con algunos cambios de Intel, con lo que luego hubo batallas legales entre Intel y TI.

Durante el verano (en el hemisferio norte) de 1971, mientras el trabajo con el 1201 estaba progresando rápidamente, Datapoint decidió que no necesitaba más el 1201. La recesión económica de 1970 había bajado el costo de los circuitos TTL de tal manera que ya no era rentable el circuito a medida. Datapoint le dejó usar la arquitectura a Intel y a cambio la última no le cobraba más los costos de desarrollo.

Intel decidió cambiarle el nombre al 1201: se llamaría 8008. El primero de abril de 1972 se lanzó este microprocesador al mercado con un conjunto de chips de soporte, como una familia de productos llamado MCS-8. Estos chips de soporte eran integrados existentes con los nombres cambiados. El interés del mercado por el MCS-8 fue muy alto, sin embargo las ventas fueron bajas.

Para solucionar este inconveniente, se diseñaron herramientas de hardware y software, entrenamiento y sistemas de desarrollo. Estos últimos son computadoras especializadas para desarrollar y depurar programas (quitarles los errores) para el microprocesador específico. Un año después, Intel recibía más dinero de los sistemas de desarrollo que de los microprocesadores y chips de soporte.

A título informativo cabe destacar que este microprocesador de ocho bits poseía alrededor de 3500 transistores, direccionaba 16 KBytes y la frecuencia máxima de reloj (clock) era de 108 KHz.

Conjunto de registros del 8008

Este conjunto de registros forma la base para comprender el conjunto de registros de los siguientes procesadores, ya que se basan en éste. Éstos son:

Clasificación	Registro	Longitud (en bits)
Acumulador	A	8
Registros de uso general	B	8
		C	8
		D	8
		E	8
		H	8
		L	8
Contador de programa	PC	14

El 8008 no tiene registro de puntero de stack (SP). Tiene una pila interna de 8 posiciones para almacenar las direcciones de retorno en el caso de llamadas a subrutina.

Hay cuatro indicadores (o flags): Carry, Sign, Parity y Zero (C, S, P, Z).

Conjunto de instrucciones del 8008

SALTOS	LLAMADAS	RETORNOS	CONDICIÓN
JMP Addr	CALL Addr	RET	Incondicional
JNC Addr	CNC Addr	RNC	Si no hay carry
JNZ Addr	CNZ Addr	RNZ	Si no es cero
JP Addr	CP Addr	RP	Si es positivo
JPO Addr	CPO Addr	RPO	Si paridad impar
JC Addr	CC Addr	RC	Si hay carry
JZ Addr	CZ Addr	RZ	Si es cero
JM Addr	CM Addr	RM	Si es negativo
JPE Addr	CPE Addr	RPE	Si paridad par

MOVER DATO			ARITMETICA Y LOGICA
MVI reg,D8	reg <- D8		ADI D8	A <- A + D8
MOV reg,A	reg <- A		ADD reg	A <- A + reg
MOV reg,B	reg <- B		ACI D8	A <- A + D8 + Cy
MOV reg,C	reg <- C		ADC reg	A <- A + reg + Cy
MOV reg,D	reg <- D		SUI D8	A <- A - D8
MOV reg,E	reg <- E		SUB reg	A <- A - reg
MOV reg,H	reg <- H		SBI D8	A <- A - D8 - Cy
MOV reg,L	reg <- L		SBB reg	A <- A - reg - Cy
			ANI D8	A <- A and D8
INCREMENTAR	DECREMENTAR		ANA reg	A <- A and reg
INR B: B<-B+1	DCR B: B<-B-1		XRI D8	A <- A xor D8
INR C: C<-C+1	DCR C: C<-C-1		XOR reg	A <- A xor reg
INR D: D<-D+1	DCR D: D<-D-1		ORI D8	A <- A or D8
INR E: E<-E+1	DCR E: E<-E-1		ORA reg	A <- A or reg
INR H: H<-H+1	DCR H: H<-H-1		CPI D8	A - D8
INR L: L<-L+1	DCR L: L<-L-1		CMP reg	A - reg

ROTAR ACUMULADOR	CONTROL		RESTART
RLC	HLT		RST n (0 <= n <= 7) Es una llamada a una subrutina cuya dirección absoluta es 8*n
RRC	NOP
RAL
RAR

ENTRADA DE PORT	SALIDA A PORT
IN n (0 <= n <= 7) A <- Port n	OUT n (8 <= n <=31) Port n <- A

donde Addr es una dirección de 14 bits y D8 es un dato inmediato de 8 bits. reg puede ser cualquiera de los siete registros A, B, C, D, E, H o L o bien puede ser M. El último indica direccionamiento indirecto utilizando el par HL como puntero.

Historia del 4004

En 1969, Silicon Valley, en el estado de California (EEUU) era el centro de la industria de los semiconductores. Por ello, gente de la empresa Busicom, una joven empresa japonesa, fue a la compañía Intel (fundada el año anterior) para que hicieran un conjunto de doce chips para el corazón de su nueva calculadora de mesa de bajo costo.

Al principio se pensó que no se podía hacer, ya que Intel no estaba preparada para realizar circuitos "a medida". Pero Marcian Edward Ted Hoff, Jr., jefe del departamento de investigación de aplicaciones, pensó que habría una mejor forma de realizar el trabajo.

Durante el otoño (del hemisferio norte) de 1969 Hoff, ayudado por Stanley Mazor, definieron una arquitectura consistente en una CPU de 4 bits, una memoria ROM (de sólo lectura) para almacenar las instrucciones de los programas, una RAM (memoria de lectura y escritura) para almacenar los datos y algunos puertos de entrada/salida para la conexión con el teclado, la impresora, las llaves y las luces. Además definieron y verificaron el conjunto de instrucciones con la ayuda de ingenieros de Busicom (particularmente Masatoshi Shima).

En abril de 1970 Federico Faggin se sumó al staff de Intel. El trabajo de él era terminar el conjunto de chips de la calculadora. Se suponía que Hoff y Mazor habían completado el diseño lógico de los chips y solamente quedarían definir los últimos detalles para poder comenzar la producción. Esto no fue lo que Faggin encontró cuando comenzó a trabajar en Intel ni lo que Shima encontró cuando llegó desde Japón.

Shima esperaba revisar la lógica de diseño, confirmando que Busicom podría realizar su calculadora y regresar a Japón. Se puso furioso cuando vio que estaba todo igual que cuando había ido seis meses antes, con lo que dijo (en lo poco que sabía de inglés) "Vengo acá a revisar. No hay nada para revisar. Esto es sólo idea". No se cumplieron los plazos establecidos en el contrato entre Intel y Busicom.

De esta manera, Faggin tuvo que trabajar largos meses, de 12 a 16 horas por día.

Finalmente pudo realizar los cuatro chips arriba mencionados. El los llamó "familia 4000". Estaba compuesto por cuatro dispositivos de 16 pines: el 4001 era una ROM de dos kilobits con salida de cuatro bits de datos; el 4002 era una RAM de 320 bits con el port de entrada/salida (bus de datos) de cuatro bits; el 4003 era un registro de desplazamiento de 10 bits con entrada serie y salida paralelo; y el 4004 era la CPU de 4 bits.

El 4001 fue el primer chip diseñado y terminado. La primera fabricación ocurrió en octubre de 1970 y el circuito trabajó perfectamente. En noviembre salieron el 4002 con un pequeño error y el 4003 que funcionó correctamente. Finalmente el 4004 vino unos pocos días antes del final de 1970. Fue una lástima porque en la fabricación se habían olvidado de poner una de las máscaras. Tres semanas después vinieron los nuevos 4004, con lo que Faggin pudo realizar las verificaciones. Sólo encontró unos pequeños errores. En febrero de 1971 el 4004 funcionaba correctamente. En el mismo mes recibió de Busicom las instrucciones que debían ir en la ROM.


A mediados de marzo de 1971, envió los chips a Busicom, donde verificaron que la calculadora funcionaba perfectamente. Cada calculadora necesitaba un 4004, dos 4002, cuatro 4001 y tres 4003. Tomó un poco menos de un año desde la idea al producto funcionando correctamente.

Luego de que el primer microprocesador fuera una realidad, Faggin le pidió a la gerencia de Intel que utilizara este conjunto de chips para otras aplicaciones. Esto no fue aprobado, pensando que la familia 4000 sólo serviría para calculadoras. Además, como fue producido mediante un contrato exclusivo, sólo lo podrían poner en el mercado teniendo a Busicom como intermediario.

Después de hacer otros dispositivos utilizando la familia 4000, Faggin le demostró a Robert Noyce (entonces presidente de Intel) la viabilidad de estos integrados para uso general. Finalmente ambas empresas llegaron a un arreglo: Intel le devolvió los 60000 dólares que había costado el proyecto, sólo podría vender los integrados para aplicaciones que no fueran calculadoras y Busicom los obtendría más baratos (ya que se producirían en mayor cantidad).

El 15 de noviembre de 1971, la familia 4000, luego conocida como MCS-4 (Micro Computer System 4-bit) fue finalmente introducida en el mercado.

Descripción del 4004

Es un microprocesador de 4 bits de bus de datos, direcciona 32768 bits de ROM y 5120 bits de RAM. Además se pueden direccionar 16 ports de entrada (de 4 bits) y 16 ports de salida (de 4 bits). Contiene alrededor de 2300 transistores MOS de canal P de 10 micrones. El ciclo de instrucción es de 10,8 microsegundos.

Terminales del 4004

Este microprocesador estaba encapsulado en el formato DIP (Dual Inline Package) de 16 patas (ocho de cada lado). La distancia entre las patas es de 0,1 pulgadas (2,54 milímetros), mientras que la distancia entre patas enfrentadas es de 0,3 pulgadas (7,68 milímetros).

Nótese en el gráfico de la derecha el semicírculo que identifica la posición de la pata 1. Esto sirve para no insertar el chip al revés en el circuito impreso.

Las funciones de las 16 patas con las que se conecta el 4004 con el exterior son las siguientes:

Pata	Nombre	Descripción
1	D0	Todas las direcciones y datos de RAM y ROM pasan por estas líneas
2	D1
3	D2
4	D3
5	VSS	Referencia de tierra. Es la tensión más positiva.
6	Clock phase 1	Son las dos fases de entrada de reloj (clock)
7	Clock phase 2
8	Sync output	Señal de sincronismo generada por el procesador. Indica el comienzo de un ciclo de instrucción.
9	Reset	Un "1" lógico aplicado en esta pata borra todos los flags y registros de estado y fuerza el contador de programa (PC) a cero. Para que actúe correctamente, esta línea deberá activarse por 64 ciclos de reloj (8 ciclos de máquina).
10	Test	La instrucción JCN verifica el estado de esta línea.
11	CM-ROM (Control Memory Outputs)	Esta señal está activa cuando el procesador necesita datos de la ROM
12	VDD	Alimentación del microprocesador. La tensión debe ser de -15V +/- 5%
13	CM-RAM3	Éstas son las señales de selección de banco para indicar a cuál RAM 4002 desea acceder el microprocesador
14	CM-RAM2
15	CM-RAM1
16	CM-RAM0

Instrucciones del 4004

Hay instrucciones de uno o dos bytes. Los primeros tardan 8 períodos de reloj (un ciclo de instrucción). Los segundos tardan 16 períodos de reloj (dos ciclos de instrucción).

Mnemónico	Descripción	OPR	OPA
		D3	D2	D1	D0	D3	D2	D1	D0
NOP	No hace nada	0	0	0	0	0	0	0	0
JCN	Salta a la dirección especificada por A2 A2 A2 A2 A1 A1 A1 A1 dentro de la misma ROM que contiene esta instrucción JCN, si se cumple la condición C1 C2 C3 C4, en caso contrario continúa ejecutando la próxima instrucción. C1=1: Invertir la condición de salto. C2=1: Saltar si el acumulador es cero. C3=1: Saltar si el acarreo vale uno. C4=1: Saltar si la pata TEST está a cero.	0	0	0	1	C1	C2	C3	C4
		A2	A2	A2	A2	A1	A1	A1	A1
FIM	Cargar el dato D2, D1 (ocho bits) en el par de registros RRR	0	0	1	0	R	R	R	0
		D2	D2	D2	D2	D1	D1	D1	D1
SRC	Enviar la dirección (contenido del par de registros RRR) a la ROM y a la RAM en los tiempos X2 y X3 del ciclo de instrucción	0	0	1	0	R	R	R	1
FIN	Cargar en el par de registros RRR el dato de ROM apuntado por el par de registros cero	0	0	1	1	R	R	R	0
JIN	Salto indirecto según el par de registros RRR	0	0	1	1	R	R	R	1
JUN	Salto incondicional a la dirección de ROM A3, A2, A1	0	1	0	0	A3	A3	A3	A3
		A2	A2	A2	A2	A1	A1	A1	A1
JMS	Salvar el viejo valor del contador de programa y saltar a la dirección de ROM A3, A2, A1	0	1	0	1	A3	A3	A3	A3
		A2	A2	A2	A2	A1	A1	A1	A1
INC	Incrementar el contenido del registro RRRR	0	1	1	0	R	R	R	R
ISZ	Incrementar el registro RRRR. Si el resultado no es cero, saltar a la dirección A2 A2 A2 A2 A1 A1 A1 A1 dentro de la misma ROM que contiene esta instrucción ISZ	0	1	1	1	R	R	R	R
		A2	A2	A2	A2	A1	A1	A1	A1
ADD	Sumar el registro RRRR al acumulador con acarreo	1	0	0	0	R	R	R	R
SUB	Restar el registro RRRR del acumulador con préstamo	1	0	0	1	R	R	R	R
LD	Cargar el acumulador con el contenido del registro RRRR	1	0	1	0	R	R	R	R
XCH	Intercambiar los contenidos del acumulador y el registro RRRR	1	0	1	1	R	R	R	R
BBL	Retornar de subrutina y cargar el dato D D D D en el acumulador	1	1	0	0	D	D	D	D
LDM	Cargar el dato D D D D en el acumulador	1	1	0	1	D	D	D	D

Las siguientes instrucciones operan sobre las direcciones de RAM y ROM especificadas en la última instrucción SRC:

Cada chip de RAM tiene cuatro registros, cada uno con veinte caracteres de 4 bits subdivididos en 16 caracteres de memoria principal y 4 de estado. El número de chip, registro de RAM y carácter de memoria principal se selecciona mediante la instrucción SRC, mientras que los caracteres de estado (dentro de un registro) se seleccionan mediante el código de instrucción (OPA)

Mnemónico	Descripción	OPR	OPA
WRM	Escribir el acumulador en RAM	1110	0000
WMP	Escribir el acumulador en port de salida de RAM	1110	0001
WRR	Escribir el acumulador en port de salida de ROM	1110	0010
WPM	Escribir el acumulador en el medio byte especificado de RAM (se usa en los microprocesadores 4008 y 4009 solamente)	1110	0011
WR0	Escribir el acumulador en el carácter de estado de RAM 0, 1, 2, 3	1110	0100
WR1			1110	0101
WR2			1110	0110
WR3			1110	0111
SBM	Restar el contenido de la posición previamente especificada de RAM del acumulador con préstamo	1110	1000
RDM	Cargar en el acumulador el contenido de la posición de RAM	1110	1001
RDR	Cargar en el acumulador el contenido del port de entrada de ROM	1110	1010
ADM	Sumar el contenido de la posición previamente especificada de RAM al acumulador con acarreo	1110	1011
RD0	Almacenar en el acumulador el carácter de estado de RAM 0, 1, 2, 3	1110	1100
RD1			1110	1101
RD2			1110	1110
RD3			1110	1111

La siguiente tabla muestra el grupo de instrucciones del acumulador.

Mnemónico	Descripción	OPR	OPA
CLB	Limpiar el acumulador y el acarreo	1111	0000
CLC	Limpiar el indicador de acarreo	1111	0001
IAC	Incrementar el acumulador	1111	0010
CLC	Complementar el acarreo	1111	0011
CMA	Complementar el acumulador	1111	0100
RAL	Rotar acumulador y acarreo hacia la izquierda	1111	0101
RAR	Rotar acumulador y acarreo hacia la derecha	1111	0110
TCC	Sumar acarreo al acumulador y limpiar el acarreo	1111	0111
DAC	Decrementar el acumulador	1111	1000
TCS	Restar acarreo del acumulador y limpiar el acarreo	1111	1001
STC	Poner el acarreo a uno	1111	1010
DAA	Ajuste decimal del acumulador	1111	1011
KBP	Convierte un código 1 de 4 a binario en el acumulador	1111	1100
DCL	Designar línea de comando	1111	1101

Historia del 8086/8088

En junio de 1978 Intel lanzó al mercado el primer microprocesador de 16 bits: el 8086. En junio de 1979 apareció el 8088 (internamente igual que el 8086 pero con bus de datos de 8 bits) y en 1980 los coprocesadores 8087 (matemático) y 8089 (de entrada y salida). El primer fabricante que desarrolló software y hardware para estos chips fue la propia Intel. Reconociendo la necesidad de dar soporte a estos circuitos integrados, la empresa invirtió gran cantidad de dinero en un gran y moderno edificio en Santa Clara, California, dedicado al diseño, fabricación y venta de sus sistemas de desarrollo que, como se explicó anteriormente, son computadoras autosuficientes con el hardware y software necesario para desarrollar software de microprocesadores.

Los sistemas de desarrollo son factores clave para asegurar las ventas de una empresa fabricantes de chips. La inmensa mayoría de ventas son a otras empresas, las cuales usan estos chips en aparatos electrónicos, diseñados, fabricados y comercializados por ellas mismas. A estas empresas se las llama "fabricantes de equipo original", o en inglés, OEM (Original Equipment Manufacturer). El disminuir el tiempo de desarrollo de hardware y software para las OEM es esencial, ya que el mercado de estos productos es muy competitivo. Necesitan soporte pues los meses que les puede llevar el desarrollo de las herramientas apropiadas les puede significar pérdidas por millones de dólares. Además quieren ser los primeros fabricantes en el mercado, con lo cual pueden asegurarse las ventas en dos áreas importantes: a corto plazo, ya que al principio la demanda es mucho mayor que la oferta, y a largo plazo, ya que el primer producto marca a menudo los estándares.

De esta manera la empresa Intel había desarrollado una serie completa de software que se ejecutaba en una microcomputadora basada en el 8085 llamada "Intellec Microcomputer Development System". Los programas incluían ensambladores cruzados (éstos son programas que se ejecutan en un microprocesador y generan código de máquina que se ejecuta en otro), compiladores de PL/M, Fortran y Pascal y varios programas de ayuda. Además había un programa traductor llamado CON V86 que convertía código fuente 8080/8085 a código fuente 8086/8088. Si se observan de cerca ambos conjuntos de instrucciones, queda claro que la transformación es sencilla si los registros se traducen así: A -> AL, B -> CH, C -> CL, D -> DH, E -> DL, H -> BH y L -> BL. Puede parecer complicado traducir LDAX B (por ejemplo) ya que el 8088 no puede utilizar el registro CX para direccionamiento indirecto, sin embargo, se puede hacer con la siguiente secuencia: MOV SI, CX; MOV AL, [SI]. Esto aprovecha el hecho que no se utiliza el registro SI. Por supuesto el programa resultante es más largo (en cantidad de bytes) y a veces más lento de correr que en su antecesor 8085. Este programa de conversión sólo servía para no tener que volver a escribir los programas en una primera etapa. Luego debería reescribirse el código fuente en assembler para poder obtener las ventajas de velocidad ofrecidas por el 8088. Luego debía correr el programa en la iSBC 86/12 Single Board Computer basado en el 8086. Debido al engorro que resultaba tener dos plaquetas diferentes, la empresa Godbout Electronics (también de California) desarrolló una placa donde estaban el 8085 y el 8088, donde se utilizaba un ensamblador cruzado provisto por la compañía Microsoft. Bajo control de software, podían conmutarse los microprocesadores. El sistema operativo utilizado era el CP/M (de Digital Research).

El desarrollo más notable para la familia 8086/8088 fue la elección de la CPU 8088 por parte de IBM (International Business Machines) cuando en 1981 entró en el campo de las computadoras personales. Esta computadora se desarrolló bajo un proyecto con el nombre "Acorn" (Proyecto "Bellota") pero se vendió bajo un nombre menos imaginativo, pero más correcto: "Computadora Personal IBM", con un precio inicial entre 1260 dólares y 3830 dólares según la configuración (con 48KB de memoria RAM y una unidad de discos flexibles con capacidad de 160KB costaba 2235 dólares). Esta computadora entró en competencia directa con las ofrecidas por Apple (basado en el 6502) y por Radio Shack (basado en el Z-80).

Arquitectura de los procesadores 8088 y 8086:

El 8086 es un microprocesador de 16 bits, tanto en lo que se refiere a su estructura como en sus conexiones externas, mientras que el 8088 es un procesador de 8 bits que internamente es casi idéntico al 8086. La única diferencia entre ambos es el tamaño del bus de datos externo. Intel trata esta igualdad interna y desigualdad externa dividiendo cada procesador 8086 y 8088 en dos sub-procesadores. O sea, cada uno consta de una unidad de ejecución (EU: Execution Unit) y una unidad interfaz del bus (BIU: Bus Interface Unit). La unidad de ejecución es la encargada de realizar todas las operaciones mientras que la unidad de interfaz del bus es la encargada de acceder a datos e instrucciones del mundo exterior. Las unidades de ejecución son idénticas en ambos microprocesadores, pero las unidades de interfaz del bus son diferentes en varias cuestiones, como se desprende del siguiente diagrama en bloques:




La ventaja de esta división fue el ahorro de esfuerzo necesario para producir el 8088. Sólo una mitad del 8086 (el BIU) tuvo que rediseñarse para producir el 8088.

La explicación del diagrama en bloques es la siguiente:

Registros de uso general del 8086/8088:

Tienen 16 bits cada uno y son ocho:

• AX = Registro acumulador, dividido en AH y AL (8 bits cada uno).
  Usándolo se produce (en general) una instrucción que ocupa un byte menos que si se utilizaran otros registros de uso general. Su parte más baja, AL, también tiene esta propiedad. El último registro mencionado es el equivalente al acumulador de los procesadores anteriores (8080 y 8085). Además hay instrucciones como DAA; DAS; AAA; AAS; AAM; AAD; LAHF; SAHF; CBW; IN y OUT que trabajan con AX o con uno de sus dos bytes (AH o AL). También se utiliza este registro (junto con DX a veces) en multiplicaciones y divisiones.

• BX = Registro base, dividido en BH y BL.
  Es el registro base de propósito similar (se usa para direccionamiento indirecto) y es una versión más potente del par de registros HL de los procesadores anteriores.

• CX = Registro contador, dividido en CH y CL.
  Se utiliza como contador en bucles (instrucción LOOP), en operaciones con cadenas (usando el prefijo REP) y en desplazamientos y rotaciones (usando el registro CL en los dos últimos casos).

• DX = Registro de datos, dividido en DH y DL.
  Se utiliza junto con el registro AX en multiplicaciones y divisiones, en la instrucción CWD y en IN y OUT para direccionamiento indirecto de puertos (el registro DX indica el número de puerto de entrada/salida).

• SP = Puntero de pila (no se puede subdividir).
  Aunque es un registro de uso general, debe utilizarse sólo como puntero de pila, la cual sirve para almacenar las direcciones de retorno de subrutinas y los datos temporarios (mediante las instrucciones PUSH y POP). Al introducir (push) un valor en la pila a este registro se le resta dos, mientras que al extraer (pop) un valor de la pila este a registro se le suma dos.

• BP = Puntero base (no se puede subdividir).
  Generalmente se utiliza para realizar direccionamiento indirecto dentro de la pila.

• SI = Puntero índice (no se puede subdividir).
  Sirve como puntero fuente para las operaciones con cadenas. También sirve para realizar direccionamiento indirecto.

• DI = Puntero destino (no se puede subdividir).
  Sirve como puntero destino para las operaciones con cadenas. También sirve para realizar direccionamiento indirecto.

Cualquiera de estos registros puede utilizarse como fuente o destino en operaciones aritméticas y lógicas, lo que no se puede hacer con ninguno de los seis registros que se verán más adelante.

Además de lo anterior, cada registro tiene usos especiales:

Unidad aritmética y lógica

Es la encargada de realizar las operaciones aritméticas (suma, suma con "arrastre", resta, resta con "préstamo" y comparaciones) y lógicas (AND, OR, XOR y TEST). Las operaciones pueden ser de 16 bits o de 8 bits.

Indicadores (flags)

Hay nueve indicadores de un bit en este registro de 16 bits. Los cuatro bits más significativos están indefinidos, mientras que hay tres bits con valores determinados: los bits 5 y 3 siempre valen cero y el bit 1 siempre vale uno (esto también ocurría en los procesadores anteriores).