FAMILIAS LOGICAS

CORPORACION UNIVERSITARIA DE COLOMBIA

ELECTRONICA DIGITAL

BOGOTA

2002

FAMILIA LÓGICA TTL

Las caracteristicas de la tecnología utilizada, en la familia TTL (Transistor, Transistor Logic), condiciona los parámetros que se describen en sus hojas de caracteristicas según el fabricante, (aunque es estandar), la resumiré en sólo algunas como que:

Su tensión de alimentación caracteristica se halla comprendida entre los 4'75V y los 5'25V como se ve un rango muy estrecho debido a esto, los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0'2V y 0'8V para el estado L y los 2'4V y Vcc para el estado H.

La velocidad de transmisión entre los estados lógicos es su mejor baza, ciertamente esta caracteristica le hacer aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, SL, S, etc y últimamente los TTL: HC, HCT y HCTLS. En algunos casos puede alcanzar poco mas de los 250Mhz.

Esta familia es la primera que surge y aún todavía se utiliza en aplicaciones que requieren dispositivos SSI y MSI. El circuito lógico TTL básico es la compuerta NAND. La familia TTL utiliza como componente principal el transistor bipolar. Como podemos ver en la figura, mediante un arreglo de estos transistores se logran crear distintos circuitos de lógica digital.

OTRAS CARACTERISTICAS TTL

Debemos tomar en cuenta otras características de la lógica TTL. Si dejamos una entrada sin conectar actuará exactamente como un 1 lógico aplicado a esa entrada, ya que el transistor no será polarizado en forma directa. Cuando se presenta el caso de que no utilizamos una entrada la podemos dejar desconectada para que actue como un 1 lógico, pero lo más conveniente sería conectarlas a +5V a través de una resistencia de 1k para proteger de las corrientes a las entradas de la compuerta.

Cuando dos o más entradas de una compuerta TTL se interconectan para formar una entrada común, esta tendrá una factor de carga de entrada que es la suma de los factores de carga de cada entrada.

La familia lógica transistor-transistor ha sido una de las familias de CI más utilizadas.

Los CI de la serie 74 estándar ofrecen una combinación de velocidad y disipación de potencia adecuada a muchas aplicaciones. Los CI de esta serie incluyen una amplia variedad de compuertas, flip-flops y multivibradores monoestables así como registros de corrimiento, contadores, decodificadores, memorias y circuitos aritméticos.

La familia 74 cuenta con varias series de dispositivos lógicos TTL(74, 74LS, 74S, etc.).

• Características de la serie TTL estándar

• Rango de voltajes de alimentación y temperatura.

Estas series utilizan una fuente de alimentación (Vcc) con voltaje nominal de 5V. Funcionan de manera adecuada en temperaturas ambientales que van de 0° a 70°C.

• Niveles de voltaje

Los niveles de voltaje de salida de la familia 74 estándar son:

• Voltajes nominales máximos

Los voltajes aplicados a cualquier entrada de un CI no deben exceder los 5.5V. Existe también un máximo para el voltaje negativo que se puede aplicar a una entrada TTL, que es de -0.5V. Esto se debe al uso de diodos de protección en paralelo en cada entrada de los CI TTL.

• Retado de propagación

La compuerta NAND TTL estándar tiene retardos de propagación característicos de tPLH = 11 ns y tPHL = 7 ns, con lo que el retardo promedio es de tPD(prom) = 9 ns.

Dentro de la familia TTL, existen otras series que ofrecen alternativas de características de velocidad y potencia. Dentro de ellas, están:

Tabla 1. Características representativas de las series TTL

La serie TTL también puede caracterizarse por el tipo de salida con que cuenta:

FAMILIA CMOS

Existen varias series en la familia CMOS de circuitos integrados digitales. La serie 4000 que fue introducida por RCA y la serie 14000 por Motorola, estas fueron las primeras series CMOS. La serie 74C que su característica principal es que es compatible terminal por terminal y función por función con los dispositivos TTL. Esto hace posibles remplazar algunos circuitos TTL por un diseño equivalente CMOS. La serie 74HC son los CMOS de alta velocidad, tienen un aumento de 10 veces la velocidad de conmutación. La serie 74HCT es también de alta velocidad, y también es compatible en lo que respecta a los voltajes con los dispositivos TTL.

Los voltajes de alimentación en la familia CMOS tiene un rango muy amplio, estos valores van de 3 a 15 V para los 4000 y los 74C. De 2 a 6 V para los 74HC y 74HCT.

Los requerimientos de voltaje en la entrada para los dos estados lógicos se expresa como un porcentaje del voltaje de alimentación. Tenemos entonces:

VOL(max) = 0 V

VOH(min) = VDD

VIL(max) = 30%VDD

VIH(min) = 70% VDD

Por lo tanto los margenes de ruido se pueden determinar a partir de la tabla anterior y tenemos que es de 1.5 V. Esto es mucho mejor que los TTL ya que los CMOS pueden ser utlizados en medios con mucho más ruido. Los margenes de ruido pueden hacerse todavía mejores si aumentamos el valor de VDD ya que es un porcentaje de este.

En lo que a la disipación de potencia concierne tenemos un consumo de potencia de sólo 2.5 nW cuando VDD = 5 V y cuando VDD = 10 V la potencia consumida aumenta a sólo 10 nW. Sin embargo tenemos que la disipación de potencia sera baja mientras estemos trabajando con corriente directa. La potencia crece en proporción con la frecuencia. Una compuerta CMOS tiene la misma potencia de disipación en promedio con un 74LS en frecuencia alrededor de 2 a 3 Mhz.

Ya que los CMOS tienen una resistencia de entrada extremadamente grande (1012 ) que casi no consume corriente. Pero debido a su capacitancia de entrada se limita el número de entradas CMOS que se pueden manejar con una sola salida CMOS. Así pues, el factor de carga de CMOS depende del máximo retardo permisible en la propagación. Comunmente este factor de carga es de 50 para bajas frecuencias, para altas frecuencias el factor de carga disminuye.

Los valores de velocidad de conmutación dependen del voltaje de alimentación que se emplee, por ejemplo en una 4000 el tiempo de propagación es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V. Como podemos ver mientras VDD sea mayor podemos operar en frecuencias más elevadas.

Hay otras características muy importante que tenemos que considerar siempre, las entradas CMOS nunca deben dejarse desconectadas, todas tienen que estar conectadas a un nivel fijo de voltaje, esto es por que los CMOS son, al igual que los MOS muy susceptibles a cargas electrostáticas y ruido que podrían dañar los dispositivos.

La tecnología MOS (Metal Oxido Semiconductor) deriva su nombre de la estructura básica MOS de un electrodo metálico montado en un aislador de óxido sobre un subestrato semiconductor. Los transistores de la tecnología MOS son transistores de campo denominados MOSFET. La mayoría de los CI digitales MOS se construyen exclusivamente con MOSFET.

• Características principales.

• voltaje de alimentación

Las series 4000 y 74C funcionan con valores de VDD que van de 3 a 15V, por lo que la regulación de voltaje no es un aspecto crítico. Las series 74HC y 74HCT funcionan con voltajes de 2 a 6 V.

• niveles de voltaje

Cuando las salidas CMOS manejan solo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto.

• velocidad de operación

Una compuerta NAND N-MOS común tiene un tiempo de retardo de 50 ns. Esto se debe principalmente a la resistencia de salida relativamente alta (100k) y la carga capacitiva representada por las entradas de los circuitos lógicos manejados.

• margen de ruido

Normalmente, los márgenes de ruido N-MOS están alrededor de 1.5V cuando operan desde VDD = 5 V, y serán proporcionalmente mayores para valores más grandes de VDD.

• factor de carga

Para circuitos operando en DC o de baja frecuencia, las capacidades del factor de carga son virtualmente ilimitadas. Sin embrago, para frecuencias mayores de 100 kHz, se observa un deterioro del factor de carga - siendo del orden de 50, lo que es un tanto mejor que en las familias TTL.

• consumo de potencia

Los CI MOS consumen pequeñas cantidades de potencia debido a las resistencias relativamente grandes que utilizan. A manera de ejemplo, se muestra la disipación de potencia del INVERSOR N-MOS en sus dos estados de operación.

• complejidad del proceso

La lógica MOS es la familia lógica más simple de fabricar ya que utiliza un solo elemento básico, el transistor N-MOS (o bien el P-MOS), por lo que no requiere de otros elementos como diodos o resistencias (como el CI TTL).

• Susceptibilidad a la carga estática

Las familias lógicas MOS son especialmente susceptibles a daños por carga electrostática. Esto es consecuencia directa de la alta impedancia de entrada de estos CI. Una pequeña carga electrostática que circule por estas altas impedancias puede dar origen a voltajes peligrosos. La mayoría de los nuevos dispositivos CMOS están protegidos contra daño por carga estática mediante la inclusión en sus entradas de un diodo zener de protección. Estos diodos están diseñados para conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para hacer daño.

Las principales series CMOS son:

En comparación con las familias lógicas TTL, las familias lógicas MOS son más lentas en cuanto a velocidad de operación; requieren de mucho menos potencia; tienen un mejor manejo del ruido; un mayor intervalo de suministro de voltaje; un factor de carga más elevado y requieren de mucho menos espacio (área en el CI) debido a lo compacto de los transistores MOSFET. Además, debido a su alta densidad de integración, los CI MOS están superando a los CI bipolares en el área de integración a gran escala. (LSI - memorias grandes, CI de calculadora, microprocesadores, así como VLSI).

Por otro lado, la velocidad de operación de los CI TTL los hace dominar las categorías SSI o MSI (compuertas, FF y contadores)

FAMILIA ECL

La familia ECL, lo que quiere decir Lógica Acoplada en Emisor (emmiter-coupled logic) son unos circuitos integrados digitales los cuales usan transistores bipolares, pero a diferencia de los TTL en los ECL se evita la saturación de los transistores, esto da lugar a un incremento en la velocidad total de conmutación. La familia ECL opera bajo el principio de la conmutación de corriente, por el cual una corriente de polarización fija menor que la corriente del colector de saturación es conmutada del colector de un transistor al otro. Este tipo de configuraciones se les conoce también como la lógica de modo de corriente (CML; current-mode logic).

El circuito básico para los ECL es principalmente la configuración de amplificador diferencial. El funcionamiento de este amplificador es muy simple, se tiene una corriente fija IE que es producida por la fuenet VEE, esta corriente que pasa a través de la resistencia de 1k permanece alrededor de 3 mA durante la operación normal de la compuerta. Ahora bien, depende del nivel de voltaje en la base de los transistores de entrada para definir que transistor debe conducir, esto significa que la corriente cambiará entre el colector de Q1 y Q2 y el de Q3. Los niveles lógicos para la familia ECL son los siguientes:

0 lógico -1.7 V

1 lógico -0.8 V

CARACTERÍSTICAS DE LA ECL

La familia TTL utiliza transistores que operan en el modo saturado. Como resultado, su velocidad de conmutación esta limitada por el retardo en el tiempo de almacenamiento asociado con un transistor que se conduce a saturación. En cambio con el desarrollo de la ECL sa ha logrado mejorar las velocidades de conmutación. La familia ECL no se usa tan comunmente como las familias TTL y MOS, excepto en aplicaciones de muy alta frecuencia donde su velocidad es superior. Sus márgenes de ruido son relativamente bajos y tiene un elevado consumo de potencia son desventajas en comparación con las otras familias lógicas

En la familia ECL los transistores nunca se saturan, esto hace que la velocidad de conmutación sea muy alta, el tiempo común de retardo es de 2ns. Los márgenes de ruido en el peor de los casos son de 250 mV. Esto hace a los ECL un poco inseguros para utilizarse en medios industriales de mucho trabajo.

También tenemos que tomar en cuenta la disipación de potencia de una compuerta ECL que es de 40 mW, muy alta en comparación a las otras familias. Otra desventaja es su voltaje de alimentación negativo y niveles lógicos, que no son compatibles con las demás familias y esto dificulta el uso de las ECL en conjunción con los circuitos TTL y MOS.

El flujo de corriente total en el circuito ECL permanece constante, no importa su estado lógico esto ayuda a mantener un consumo de corriente invariables en el suministro de potencia del circuito.

A continuación se muestra una tabla donde se compara la familia ECL con la TTL:

Familia Lógica tPD (ns) PD(mW) Margen de Ruido (mV) Frecuencia Máx (Mhz)

74 9 10 400 35

74AS 1.7 8 300 200

74ALS 4 1.2 400 70

74S 3 20 300 125

74LS 9.5 2 300 45

ECL 1 40 250 600

FAMILIA MOS

Los transistores de la tecnología MOS (Metal Oxide Semiconductors) son transistores de efecto de campo a los que llamamos MOSFET, la gran mayoría de los circuitos integrados digitales MOS se fabrican solamente con este tipo de transistores.

El MOSFET tiene varias ventajas: es muy simple, poco costoso, pequeño y consume muy poca energía. Los dispositivos MOS ocupan mucho menos espacio en un CI que los BJT, un MOSFET requiere de 1 mílesimo cuadrado del area del CI mientras que un BJT ocupa 50 mílesimos del area del CI. Esta ventaja provoca que los circuitos integrados MOS estén superando por mucho a los bipolares en lo que respecta a la integración a gran escala (LSI, VLSI). Todo esto significa que los CI MOS pueden tener un número mucho mayor de elementos en un solo subestrato que los circuitos integrados bipolares.

La velocidad de este tipo de tecnología es relativamente lenta cuando se compara con los BJT, esto se puede considerar como una de sus principales desventajas.

Los CI digitales MOS utilizan exclusivamente MOSFET de incremento, además nos interesa utilizarlos solamente como interruptores al igual que se usan los BJT en la familia TTL.

En los MOSFET canal N, el voltaje de la compuerta a la fuente VGS es el voltaje que determina si el dispositivo esta en ENCENDIDO o en APAGADO. Cuando VGS = 0 V, la resistencia del canal es muy alta de 1010 , o sea, que no existe un canal conductor entre la fuente y el drenaje ya que para propósitos prácticos esto es un circuito abierto. Mientra VGS sea cero o negativo el dispositivo permanecerá apagado. Cuando VGS se hace positivo, en particular un valor mayor al voltaje de umbral (VT) que por lo general es de 1.5 V, el MOSFET conduce. En este caso el dispositivo esta encendido y la resistencia del canal entre la fuente y el drenaje es de 1 k. El MOSFET canal P opera exactamente igual excepto que emplea voltajes de polaridad opuesta. Para encender los P-MOSFET, debe aplicarse un voltaje VGS negativo que exceda VT.

Los circuitos integrados P-MOS y N-MOS tiene una mayor densidad de integración por lo que son más económicos que los CMOS. Los N-MOS son más comunmente utilizados que los P-MOS, ya que son dos veces más rápidos y tienen cerca de dos veces la densidad de integración de los P-MOS.

En las siguientes figuras se muestran un inversor N-MOS, una NAND N-MOS y una NOR N-MOS.

En el circuito del inversor tenemos que Q1 siempre esta en el estado de encendido y actua como una resistencia de carga RENC = 100 k. El transistor Q2 cambiara a apagado o encendido en respuesta al voltaje de entrada VEN.

Con VEN = 0 V, Q2 esta apagado con VEN = 5 V. Q2 esta encendido y el voltaje de salida esta en su nivel BAJO.

En la compuerta NAND Q1 actua como una resistencia de carga, mientras que Q2 y Q3 son los interruptores controlados por las entradas A y B. Si A o B esta en su nivel BAJO (0V), el transistor esta apagado y X esta en su nivel ALTO (+5 V). Cuando A y B estan en 1 lógico, Q2 y Q3 estan encendidos de modo que X esta en un 0 lógico.

La compuerta NOR utiliza Q2 y Q3 como interruptores paralelos con Q1. Cuando A o B esta en 1 lógico, el MOSFET correspondiente esta encendido, lo que provoca en la salida un nivel BAJO. Sólo cuando ambas entradas estan en 0 V, Q2 y Q3 estan apagados y la salida es ALTA.

CARACTERÍSTICAS DE LOS CIRCUITOS MOS

Velocidad de Operación 50 ns.

Margen de Ruido 1.5 V

Factor de Carga 50

Consumo de Potencia 0.1 mW

Como podemos ver los circuitos MOS tiene algunos aspectos mejores y otros peores en comparación con los TTL o los ECL. El tiempo de retardo tan alto se debe a la alta resistencia de entrada que tienen estos dispositivos y a la capacitancia de entrada razonablemente alta. Los MOS consumen muy pequeñas cantidades de potencia por lo que son ampliamente utilizados para el LSI y el VLSI, donde se guardan grandes cantidades de compuertas en un solo encapsulado sin ocasionar sobrecalentamiento. Otro aspecto favorable es que los MOS son muy simples de fabricar, no requiere de otros elementos como resistencias o diodos. Esta característica y su bajo consumo de potencia son la causa de su gran auge en el campo digital.

La familia lógico MOS tiene una característica que no se había tomado en cuenta en las familias anteriormente estudiadas, la sensibilidad estática. Esto es, que los dispositivos MOS son sensibles a daño por electricidad estática. Al grado de que las mismas cargas almacenadas en el cuerpo humano pueden dañarlos. La descarga electrostática provoca grandes perdidas de estos dispositivos y circuitos electrónicos por lo que se deben tomar medidas especiales como: conectar todos los intrumentos a tierra física, conctarse a sí mismo a tierra física, mantener los CI en una esponja conductora o en papel aluminio; todo esto para evitar cargas electrostáticas que puedan dañar los dispositivos MOS.

CIRCUITOS LOGICOS MOS COMPLEMENTARIOS

La familia CMOS utiliza MOSFET de canales P y N en el mismo circuito para obtener una mayor velocidad de operación y un menor consumo de potencia. El problema de los CMOS es la elevada complejidad del proceso de fabricación y su pequeña densidad de integración..

Sin embargo, la lógica CMOS tiene una mayor densidad de integración y el proceso de fabricación es más simple que la familia TTL.

En las figuras se representan los P-MOSFET y los N-MOSFET con unos bloques marcados con P y N respectivamente. El inversor CMOS tiene dos MOSFET en serie de modo que el dispositivo con canal P esta conectado a +VDD y el de canal N esta conectado a tierra. Cuando tenemos VENT = +VDD la compuerta de Q1 esta en 0V, esto quiere decir que Q1 esta apagado. La compuerta Q2 estará en +VDD, de esta manera Q2 esta encendido. En el caso donde VENT = 0 V, Q1 esta encendido y Q2 apagado produciendo un voltaje de salida de aproximadamente + VDD.

La compuerta NAND esta formada por la adición de un P-MOSFET en paralelo con un N-MOSFET en serie al inverosr básico. Puede observarse entonces, que la única vez que una salida BAJA ocurrirá es cuando las entradas sean ambas ALTAS para encender los MOSFET de canal N.

Para una compuerta NOR CMOS necesitamos agregar un P-MOSFET en serie y un N-MOSFET en paralelo al inversor básico. Cuando tenemos un 0 lógico en cualquier entrada enciende P-MOSFET y apaga N-MOSFET, y viceversa para una entrada ALTA.

BIBLIOGRAFÍA

TOCCI, Ronald. Sistema Digitales: Principio y Aplicaciones. Ed. Prentice Hall. 5a ed.

HAZEN, Mark. Experiencing electricity and Electronics. Ed. Saunders College. 7a ed.

Corporación Universitaria de Colombia