Tecnología de Dispositivos Electrónicos y Fotónicos

Electrónica. Nivel de integración. Pozos. Bipolar. Proceso fotolitográfico. Estructuras

  • Enviado por: Juanjo Sanz
  • Idioma: castellano
  • País: España España
  • 2 páginas
publicidad

Examen de Tecnología de Dispositivos Electrónicos y Fotónicos (TDEF).

Juny de 2001.

4t d'Enginyeria electrònica.

Universitat de València.

  • Al aumentar el nivel de integración se presentan problemas, ¿cuál de las siguientes afirmaciones es correcta?

  • Para conseguir aumentar la corriente que soporta el dispositivo NMOS VLSI hay que disminuir la resistencia serie introducida por los contactos de drenador y surtidor usando siliciuros.

  • Par evitar punch-trought del canal NMOS se dopa una zona próxima al canal de conducción con aluminio.

  • Para conseguir campos eléctricos muy grandes que eviten generación de hot-electrons se usan técnicas LDD y DDD en la formación de los contactos de D y S.

  • Se buscan estructuras no autoalineadas para disminuir el efecto de las tolerancias anidadas.

  • En un CMOS:

  • Se usan pozos gemelos para evitar el latch-up.

  • Para mejorar el aislamiento, los 2 MOS deben fabricarse lo más próximos posible para que así el MOS parásito que se genera entre ellos tenga una Vth lo mayor posible.

  • Para evitar latch-up, el contacto del pozo debe estar lejos del surtidor.

  • Para conseguir disminuir la resistencia serie asociada al contacto de puerta éste debe estar formado por una combinación de polisilicio fuertemente dopado más una capa de siliciuro.

  • En bipolar:

  • La implantación iónica de B disminuye la resistencia del emisor.

  • La IO de B se realiza sobre una capa de óxido para evitar su canalización y conseguir una implantación más profunda.

  • La IO de B se realiza sobre una capa de óxido para aumentar su velocidad de oxidación y conseguir un grosor de óxido uniforme en los procesos subsiguientes.

  • La IO de B se realiza sobre una capa de óxido para evitar su canalización y conseguir una implantación más superficial.

  • En la integración bipolar:

  • El aislamiento se realiza a través de un semiconductor inversamente polarizado, lo que limita la frecuencia de operación de los dispositivos.

  • El aislamiento se realiza a través de un semiconductor inversamente polarizado, lo que aumenta la frecuencia de operación de los dispositivos.

  • El aislamiento se realiza a través de un semiconductor, lo que limita la frecuencia de operación de los dispositivos.

  • El aislamiento se realiza a través de un semiconductor, lo que hace que se pueda producir punch-trought en cualquier modo de operación.

  • ¿Cuál de las siguientes imágenes corresponde a un atacado seco?

  • 1ª capa: SiO2, 2ª capa: Si, 3ª capa: Si. El atacado de la 2ª capa tiene forma de cuña.

  • 1ª capa: Si3N4, 2ª capa: SiO2, 3ª capa: Si. El atacado de la 2ª capa tiene forma muy abrupta y, cuando llega a la capa de Si, se para.

  • 1ª capa: Si3N4, 2ª capa: Si, 3ª capa: Si. El atacado de la 2ª capa tiene forma circular.

  • Exactamente igual que la c) pero las capas son: SiO2, Si3N4 y Si.

  • Para aumentar la resolución en un proceso fotolitográfico:

  • Elegimos como fotorresistencia una positiva.

  • Elegimos como fotorresistencia una negativa.

  • Elegimos como fotorresistencia una negativa y una impresión por contacto.

  • Elegimos como fotorresistencia una positiva y una impresión por proximidad.

  • ¿Cuál de las siguientes afirmaciones es correcta?

  • En una resistencia integrada los pads de soldadura tienen el mismo valor resistivo que la R de hoja.

  • En una resistencia integrada toda su estructura tiene el mismo valor de R de hoja excepto los pads de soldadura.

  • En una resistencia integrada toda su estructura tiene el mismo valor de R de hoja excepto los pads de soldadura y las esquinas que presente la estructura de la resistencia.

  • En una resistencia integrada toda su estructura tiene el mismo valor de R de hoja, independientemente de su forma.

  • ¿Cuál de las siguientes afirmaciones es correcta?

  • Un condensador MOS presenta menor resistencia serie que un condensador bipolar.

  • Un condensador MOS presenta un valor capacitivo que depende de la polaridad que le apliquemos.

  • Un condensador MOS presenta mayor R serie que un C bipolar.

  • Un condensador MOS puede comportarse como un diodo directamente polarizado.

  • NMOS, generar zonas D y S:

  • El poliSi de puerta evita la canalización de As dentro del óxido de puerta para controlar mejor la tensión de ruptura del MOS.

  • El poliSi de puerta dopado con As nos determina la tensión de ruptura del MOS.

  • El poliSi de puerta nos sirve de máscara frente al proceso de IO y lo aprovecha para alcanzar el valor resistivo adecuado para comportarse como un contacto óhmico.

  • Nada de lo anterior es correcto.

  • Dibuja la estructura NMOS de vaciamiento indicando estructura cristalográfica y dopaje.