Arquitectura de computadores

Registros. Biestables. Salida Paralelo. Serie. Tabla de Estados. Tabla de Verdad. BCD (Binary-Coded Decimal)

  • Enviado por: Jorge Fernández
  • Idioma: castellano
  • País: España España
  • 9 páginas
publicidad
publicidad

PRACTICAS DE ARQUITECTURA.

PRACTICA 1, REGISTRO CON ENTRADA SERIE SALIDA SERIE.

Diseña un registro de desplazamiento entrada serie, salida serie, síncrono (con todos los clocks unidos) con BIESTABLES de tipo D. Un registro de desplazamiento que saque el dato cada tres segundos con una frecuencia de reloj de 1Hz. (Hay que poner 3 Biestables, 3s.× 1Hz= 3 Biestables).

Arquitectura de computadores

Si en el t=0 se introduce un bit en la entrada serie (validado con la otra entrada), cuando llegue el flanco activo de reloj se almacenará el dato en el primer biestable, siendo a ser la información de entrada para el segundo. Este la adquirirá en el siguiente flanco de reloj, y así sucesivamente. Serán necesarios tantos impulsos de reloj como biestables compongan el registro (en este caso 3), para almacenar una palabra cuya longitud sea igual al número de biestables. En este circuito tenemos biestables, por lo tanto la longitud de la palabra será de 8 bits.

Los registros de desplazamiento se implementan con biestables Master-Slave, para procurar que la cuando un biestble este leyendo la información del bit siguiente, está transmitiendo a su vez el bit anterior al próximo biestable. El Master-Slave, en el nivel activo el biestable Master capta la información, estando el biestable Slave desactivado, por lo que ya no puede adquirir información, transfiere el dato captado al Slave.

Dado que la información se transmite de los biestables situados a la izquierda hacia los de la derecha, se dice que es un registro de desplazamiento a la derecha.

PRACTICA 2 ENTRADA SERIE SALIDAPARALELO.

Diseña un registro de desplazamiento entrada serie, salida paralelo con salida de 4 bits con biestables de tipo D.

Arquitectura de computadores

La estructura es similar al registro serie-serie, pero teniendo acceso a las salidas de los biestables. Este integrado posee una entrada de puesta a cero asíncrona (CLEAR) activa a nivel bajo, para inicializar el registro. La salida estará disponible en paralelo de Qa a Qh al cabo de 8 ciclos de reloj, teniendo en cuenta que el primer bit de la palabra que ha sido suministrado corresponderá a la salida Qh1 mientras el último bit en entrar estará en la salida Qa . También se puede utilizar como registro Serie-Serie, sin más que utilizar sólo la salida Qh.

PRACTICA 3 ENTRADA PARALELO SALIDA SERIE.

Arquitectura de computadores

La información es introducida en el registro en paralelo de forma simultánea en todos los biestables. Por el contrario en la salida se obtienen estos bits en serie. Una vez transcurridos tantos ciclos de reloj, o cambios de estado con el interruptor, como es el caso del circuito superior, como número de biestables tenga el registro.

Este registro de desplazamiento paralelo-serie de 4 bits recibe los datos a la vez y por cada biestable y los va a sacar en serie cada vez que se encuentre en un flanco de subida. Todo esto siempre y cuando SHIT/LOAD esté a 0. Si está a 1 a la salida no hay nada.

PRACTICA 4 ENTRADA PARALELO SALIDA PARALELO.

Arquitectura de computadores

En este tipo de registros, la información es introducida en paralelo, es decir, simultáneamente a todos los biestables, y cuando se produce un flanco de reloj estos datos se obtienen simultáneamente (con 1 sólo flanco de reloj) también a la salida.

En la D tenemos la entrada de datos, y en la Q o salida del biestable, tenemos la salida de los datos, que varía o se obtiene cuando hay un flanco de subida.

PRACTICA 5. CONTADOR QUE CUENTA DEL 0 AL 7.

En esta práctica hemos montado un circuito contador que cuenta del 0 al 7. Para ello hemos utilizado tres biestables J-K con alimentación de 5 voltios, tres diodos led, para comprobar el funcionamiento o estado de los biestables y un display que nos muestra el número de la cuenta. Es un contador asíncrono.

Arquitectura de computadores

Desarrollo de la práctica:

0 1 2 3 4 5 6 7

(000) (001) (010) (011) (100) (101) (110) (111)

MODULO: 8

Nº DE BIESTABLES= 3 (2e3=8)

TABLA DE ESTADOS.

1 2 3

Qt Qt Qt

1 2 3

Qt+1 Qt+2 Qt+3

1

J K

2

J K

3

J K

0 0 0

0 0 1

0 X

0 X

1 X

0 0 1

0 1 0

0 X

1 X

X 1

0 1 0

0 1 1

0 X

X 0

1 X

0 1 1

1 0 0

1 X

X 1

X 1

1 0 0

1 0 1

X 0

0 X

1 X

1 0 1

1 1 0

X 0

1 X

X 1

1 0 1

1 1 1

X 0

X 0

1 X

1 1 1

0 0 0

X 1

X 1

X 1

TABLA DE VERDAD.

Tablas de verdad del J-K y estados, de ayuda para confeccionar la tabla de arriba.

TABLA DEL J-K TABLA DE ESTADOS

J K

Qt+1

0 0

Qt

0 1

0

1 0

1

1 1

Toggle

J K

QtQt+1

0 X

0 0

1 X

0 1

X 1

1 0

X 0

1 1

Ahora hay que hacer Karnaugh para seguir el ejercicio, se hace para las salidas J1, J2, J3 y K1, K2 y K3. Se hace de la tabla anterior. Tomaremos como entradas Q1, Q2, Q3 y como salidas J1, K1, J2, K2, J3, K3.

J1= Q2×Q3

Qt1 Qt2 Qt3

00

01

11

10

0

0

0

1

0

1

X

X

X

X

K1=Q2×Q3

Qt1 Qt2 Qt3

00

01

11

10

0

X

X

X

X

1

0

0

1

0

J2=Q3

Qt1 Qt2 Qt3

00

01

11

10

0

0

1

X

X

1

0

1

X

X

K2=Q3

Qt1 Qt2 Qt3

00

01

11

10

0

X

X

1

0

1

X

X

1

0

J3=K3=+Vcc

Desarrollado a modo de ejemplo.

Qt1 Qt2 Qt3

00

01

11

10

0

1

1

1

1

1

1

1

1

1

Se van todos.

PRACTICA 6. CONTADOR DE NUMEROS IMPARES

En esta practica hemos montado un circuito similar al anterior, pero con la diferencia que en este circuito sólo se cuentan números impares. Para conseguir dicho efecto hemos utilizado 4 biestables del tipo J-K alimentados a 5 voltios . Conectados a la salida del biestable hemos colocado un display que nos muestra el número en el que está en ese momento de la cuenta y un interruptor, para accionar o no el circuito.

Diseñar un contador que mustre los números impares de forma secuencial, con 4 biestables J-K. El display deberá mostrar el 1 (0001), 3 (0011), 5 (0101), 7 (0111), 9 (1001).

1 3 5 7 9

MODULO: 5

Nº BIESTABLES= 2e4

Q1 Q2 Q3 Q4

Qt+1 Qt+2 Qt+3 Qt+4

1

J K

2

J K

3

J K

4

J K

0 0 0 1

0 0 1 1

0 X

0 X

1 X

X 0

0 0 1 1

0 1 0 1

0 X

1 X

X 1

X 0

0 1 0 1

0 1 1 1

0 X

X 0

1 X

X 0

0 1 1 1

1 0 0 1

1 X

X 1

X 1

X 0

1 0 0 1

0 0 0 1

X 1

0 X

0 X

X 0

J1=Q2×Q3

Qt1 Qt2 Qt3 Qt4

00

01

11

10

00

X

0

0

X

01

X

0

1

X

11

X

X

X

X

10

X

X

X

X

J2=Q3

Qt1 Qt2 Qt3 Qt4

00

01

11

10

00

X

0

1

X

01

X

X

X

X

11

X

X

X

X

10

X

0

X

X

K2=Q3

Qt1 Qt2 Qt3 Qt4

00

01

11

10

00

X

X

X

X

01

X

0

1

X

11

X

X

X

X

10

X

X

X

X

J3=

Qt1 Qt2 Qt3 Qt4

00

01

11

10

00

X

1

X

X

01

X

1

X

X

11

X

X

X

X

10

X

0

X

X

K1 y K3 van a Vcc por tener todo 1´s (donde van las x´s puede ir o bien 0 o bien 1 y por lo tanto ponemos 1).

K4 va a masa por tener todo 0´s (donde van las x´s pueden ir 1´s o 0´s y ponemos 0´s).

J4 es indiferente que le coloquemos a masa o a Vcc. Lo colocamos a masa.

Arquitectura de computadores

PRACTICA 7 CONTADOR DE BCD DEL 0 AL 9.

Arquitectura de computadores

Esta práctica es la que vamos a montar en una placa real con componentes reales, y se trata de un contador Bcd que cuenta del 0 al 9.

Los componentes que lleva son, quitando de resistencias, leds y condensadores, los que arriba están dibujados: un 7400, 7475, 7448, 74126, 7448 y un display.

Los detalles de este circuito los analizaré en el siguiente trabajo que trata de la practica 7. Se verán todo lo relacionado con este circuito.